第9章时序逻辑电路(简).ppt

9.1 双稳态触发器 概述 9.2 时序逻辑电路的简单分析 1. 从给定的逻辑图中，分析每个触发器的工作状态和翻转条件。 2. 分析电路的每一个状态（驱动）方程，列出状态表。 3. 根据时序逻辑电路的状态表写出电路的逻辑关系，从而分析电路的逻辑功能。 计数器 计数器是数字电路中的基本部件之一，触发器的用途之一也就是组成各种类型的计数器。 计数器的分类： 按计数进制分—— 二进制计数器、十进制（二——十进制）计数器、 N 进制计数器等。 按计数方式分——加法计数器、减法计数器、可逆计数器； 按计数脉冲所加入的位置分——异步计数器、同步计数器； 异步计数器 同步计数器 1. 四位异步二进制加计数器 2. 异步十进制加计数器 1. 四位同步二进制加法计数器 2. 同步十进制加法计数器 1.异步二进制计数器 二进制只有0和1两个数码，二进制的计数规则为“逢二进一”。由于双稳态触发器有0和1两种状态，可以表示一位二进制数。如果要表示n位二进制数，就需要n个触发器。 * 四位异步二进制加法计数器 （1） 四位二进制计数器就需要四个触发器 （3） 四位二进制加法计数规则： ——每来一个脉冲，最低位触发器翻转一次。 ——高位触发器是在相邻低位触发器从1变为0进位时翻转。 （2） 四位二进制加法计数器状态表如下页 异步计数器 0 0 0 0 0 0 0 0 0 0 0 16 15 1 1 1 1 15 14 1 1 1 0 14 13 1 1 0 1 13 12 1 1 0 0 12 11 1 0 1 1 11 10 1 0 1 0 10 9 1 0 0 1 9 8 1 0 0 0 8 7 0 1 1 1 7 6 0 1 1 0 6 5 0 1 0 1 5 4 0 1 0 0 4 3 0 0 1 1 3 2 0 0 1 0 2 1 0 0 0 1 1 Q3 Q2 Q1 Q0 十进制数 二 进 制 数 计数 脉冲 四位二进制加法计数器状态表 （4） 用J、K触发器组成的四位异步加法计数器如下图： 电路特点： ① 每个触发器的JK端悬空，相当于J=1，K=1的状态。具有计数功能。 ③每个触发器的CP脉冲由低位的Q端提供，从而保证在脉冲的下降沿翻转。 ②高位触发器是在低位触发器由1变为0时翻转。 * 由于每来一个计数脉冲，计数器的值加1，所以，称为加法计数器。 ④工作波形： * 由于计数脉冲，只是加在最低位的触发器上，其他各位触发器则由相邻低位触发器输出的进位脉冲来触发，因此它们的状态变化有先有后，是异步的，所以称为异步计数器。 * 如果每来一个计数脉冲，计数器的值减1，则称为减法计数器（减计数器通常使各触发器初值置1），既能实现加法计数又能实现减法计数的计数器称为可逆计数器。 * 如果计数脉冲是同时加在每一个触发器的CP端，则各触发器是同时工作的，就称为同步触发器。 2. 异步二-十进制加计数器 关键点：如何使计数器的状态从1001直接变回到0000。 （1）二—十进制计数器状态表 （2）用JK触发器构成的 二—十进制计数器 1 0 0 0 0 0 0 0 0 0 0 进位CO 0 1 1 0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 CA CB 0 0 0 0 0 0 10 0