第七章中规模集成电路.pptVIP

第七章 中规模通用集成电路及其应用 集成电路由SSI发展到MSI、LSI、VLSI，单块芯片功能不断增强。 SSI集成基本器件（逻辑门、触发器）； MSI集成逻辑部件（译码器、寄存器）； LSI和VLSI集成数字子系统或整个数字系统（微处理器、单片机）。 采用中、大规模集成电路组成数字系统具有如下特点： 体积小、功耗低、可靠性高，易于设计、调试、维护！ 常用器件：二进制并行加法器、译码器、编码器、多路选择器和多路分配器。 7.1.1 二进制并行加法器 二进制并行加法器：一种能并行产生两个n位二进制数“算术和”的逻辑部件。 按其进位方式不同分为：串行进位二进制并行加法器和超前进位二进制并行加法器。 计数器的分类 比较四位二进制同步计数器 四、寄存器的应用 四、寄存器的应用 四、寄存器的应用 7.3 常用中规模信号发生与变形电路 结构：结合模拟电路和数字逻辑电路于一体的中规模集成电路。 应用：多谐振荡器、施密特触发器、单稳态触发器。 1、5G555电路结构与逻辑功能 组成：电阻分压器、电压比较器、基本Ｒ－Ｓ触发器、放电三极管和输出缓冲器。电路结构和管脚排列如下图。 ①电阻分压器 由3个阻值均为5k欧的电阻串联构成分压器，为电压比较器cl和c2提供参考电压。当外加控制电压Vco时，比较器的参考电压将发生变化，相应电路的阈值、触发电平也将随之改变，并进而影响电路的定时参数。为了防止干扰，当不外加控制电压时，co端一般通过一个小电容(如0.01uF)接地，以旁路高频干扰。 ②电压比较器 电压比较器c1和c2是两个结构完全 相同的理想运算放大器。 当v+＞ v-，输出高电平1信号； 当v+＜ v-，输出低电平0信号。 C1的v+接VR1， v-接阈值输入TH， 输出R的状态取决于VTH和VR1的比 较结果。 当VTH ＜ VR1，R为1； 当VTH ＞ VR1，R为0。 C2的v+接V/TR，v-接参考电压VR2， 输出S的状态取决于V/TR和VR2的比 较结果。 当V/TR ＜ VR2 ，S为0； 当V/TR ＞ VR2 ，S为1。 ③基本R-S触发器 与非门G1、G2构成低电平触 发基本R-S触发器，触发器输 出Q为电路输出OUT的状态。 触发器的/Q端控制放电三极 管的导通与截止，当外部复位 信号/RD为0时，可使输出VO 为0，定时器输出直接复位。 (2) 电路功能 5G555的功能表如下表所示： 2、5G555的应用 欲存入数码1011， 1 0 1 1 采用串行输入，只有一个数据输入端 ？ 解决的办法： 在 CP脉冲的作用下 ，依次送入数码 左移寄存器： 先送高位，后送低位 右移寄存器： 先送低位，后送高位 由于该电路为一左移寄存器，数码输入顺序为： 1 0 1 1 CP Q4 Q3 Q2 Q1 欲存入数码1011即D1D2D3D4= 1011 1 1(D1) × × × 2 0(D2) 1(D1) × × 3 1(D3) 0(D2) 1(D1) × 4 1(D4) 1(D3) 0(D2) 1(D1) 1 0 1 1 CT74195功能表 输 入 输 出 Q 0 Q 1 Q 2 Q 3 3 Q 1 ↑ 0 d0 …… d 3 φ φ 0 0 0 0 1 d 0 d 1 d 2 d 3 3 d 1 0 1 φ φ φ φ Q 00 Q 10 Q 20 Q 30 30 Q 1 ↑ 1 φ φ 0 1 Q 0n Q 0n Q 1n Q 2n n 2 Q 1 ↑ 1 φ φ 0 0 0 Q 0n Q 1n Q 2n n 2 Q 1 ↑ 1 φ φ 1 1 1 Q 0n Q 1n Q 2n n 2 Q 0 φ φ φ φ φ φ …… 3 R CP LD SH D 0 D J K