第十三讲边沿触发器及其功能变换.pptVIP

与输入主从JK触发器的逻辑符号 主从D触发器 特性方程为： 下降沿时刻有效 集成边沿D触发器 注意：CC4013的异步输入端RD和SD为高电平有效。 CP上升沿触发 总结：触发器的两要素 一、逻辑功能 1.描述方法：逻辑符号、特性表、驱动表、特性方程、 状态转移图 1）逻辑符号 “^”：表示边沿触发输入。 小圆圈：表示下降沿有效触发。 无小圆圈：表示上升沿有效触发。 “┓”：表示主从触发输出。 2）特性表 3）驱动表 X Qn 4）特性方程 二、触发方式 1.基本RS触发器： 直接电平触发（低电平有效/高电平有效）,无CP。 2.同步触发 CP的（高/低）电平期间触发；即在整个有效电平期间接收输入信号（RS/JK/D/T）；在整个电平期间状态相应更新；存在空翻。 3.边沿触发 只在CP的↓或↑边沿触发；即只在CP的↓或↑边沿接收输入信号（RS/JK/D/T）；只在CP的↓或↑边沿状态更新；无空翻。 4.主从触发 有主、从两个触发器，在CP的高/低电平期间交替工作、封锁。只在CP的高电平期间（或低电平期间）接收输入信号（RS/JK/D/T）；只在CP的↓或↑边沿总的输出状态更新。 * 同步RS触发器 同步触发器的空翻 在CP为高电平1期间，若同步触发器的输入信号发生多次变化时，其输出状态也会相应发生多次变化的现象。 D触发器的空翻现象 第十三讲 边沿触发器及其功能变换 内容：1.边沿触发器 2.主从触发器 目的与要求： 1. 掌握触发器的边沿触发方式和主从触发方式。 2. 掌握各种逻辑功能的触发器：RS、D、JK、T、T′的逻辑功能。 重点：1. 正确理解触发器的逻辑功能和触发方式。 2. 熟练掌握触发器的特性方程。 难点：触发方式、特性表、驱动表的正确理解。 边沿触发器 为何要用边沿触发器 同步触发方式存在空翻，为了克服空翻。 边沿触发器只在时钟脉冲CP上升沿或下降沿时刻接收输入信号，电路状态才发生翻转。从而提高了触发器工作的可靠性和抗干扰能力，它没有空翻现象。 边沿触发器主要有维持阻塞D触发器，边沿JK触发器等 边沿触发器的具体电路不详细分析其工作原理，只简单了解即可。（集成触发器的学习以应用为主，不强调内部电路。） ？ CP 上升沿， 下降沿 边沿JK触发器 1. 电路结构 逻辑符号中CP端加“^”表示边沿触发输入，加小圆圈 表示下降沿有效触发，不加小圆圈表示上升沿有效触发。 边沿触发器 下降沿有效触发 式中Qn+1为CP下降沿到来后的 状态；Qn为CP到来前的状态。 2. 逻辑功能 边沿JK触发器 3. 具有直接置0和置1端的边沿JK触发器 下图为下降沿触发的边沿JK触发器74LS112。置 0（ ）置1（ ）端均为低电平有效，异步方式 (不 受CP的影响)。 4. JK触发器构成的T触发器和T’触发器 T触发器：具有保持和翻转功能的触发器。 T’触发器：只具有翻转功能的触发器。 (1) JK触发器?T触发器 令JK触发器的J=K=T，可得T触发器的特性方程为： （CP下降沿到来有效） T触发器的逻辑功能为： T=1时：每输入一个时钟脉冲CP，触发器的状态翻 转一次； T=0时：输入时钟脉冲CP时，触发器状态保持不变 T触发器的作用：计数。 (2) JK触发器?T’触发器 令JK触发器的J=K=1，可得T触发器的特性方程为： （CP下降沿到来有效） T’触发器是T触发器在T=1时的特例。 集成边沿JK触发器 ①74LS112为CP下降沿触发。 ②CC4027为CP上升沿触发，且其异步输入端RD和SD为高电平有效。 注意 由3个基本SR锁存器组成 置0维持线 接受D、CP输入信号 根据 确定触发器的状态 维持阻塞D触发器（边沿D触发器） 0 1 1 D D 1 C P Q 1 G3 3 Q 2 Q 3 S R Q 4 D Q Q CP = 0 Qn+1=Qn D 信号进入触发器, 为状态刷新作好准备 Q1 = D Q4= D 工作原理: 触发器,状态不变 G2 G1 G4 G5 G6 0 1 D D