- 1、本文档共57页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
异步单边控制 异步双边控制 8.3.4 总线标准中的“即插即用”技术(1) 又称自动设置的总线技术。 设备在加电时,BIOS可以自动检测机器配置,而给各 个外围设备分配中断请求号,存储器的缓冲区等,从而 避免了中断请求(IRQ)、直接存储器存取(DMA)和 通道之间的冲突,而影响刚加电的外设的资源分配。 8.3.4 几种常用的微机总线标准(2) ?两种标准:正式公布的标准和实际存在的工业标准。 ?正式公布的标准由IEEE(电气电子工程师学会)或CCITT(国际电报电话咨询委员会)等国际组织正式确定和承认并有严格的定义。 ?实际的工业标准首先是有一个厂家提出,而又得到其他厂 家广泛应用,这种标准可能还没有经过正式严格定义,也 可能经过一段时间后提交给有关组织而被确定为正式标准。 (教科书5.5.1) 8.3.4 几种常用的微机总线标准(3) 在总线标准中,对插件板引线的几何尺寸、引线数、各引 线的定义、时序及电气参数等都作出明确规定,总线的标 准化,为不同厂家生产的模块灵活构成系统,以及系统的 功能扩充都带来了极大的方便。 I/O总线标准举例:ISA、EISA、PCI、VESA等 总线的电气特性:将总线中高电平定义为“逻辑1”称为正逻辑,将低电平定义为 “逻辑1”,称为负逻辑,例如RS232定义低电平为“逻辑1”(-15v -3v),高 电平(3v 15v)为“逻辑0” ——ISA总线简介 8.3.4 几种常用的微机总线标准(3) ISA总线是工业总线标准,是IBM公司为其生产的PC系列 微机制定的总线标准。ISA-8总线适用于CPU为8088的IBM PC/XT微型机系统,总线信号连接到一个62针插座上,分成 A、B两排,每排31针,可连接31条引线,其中数据线8根,地 址线20根;可接收6路中断请求,3路DMA请求;此外还包括时 钟、电源线和地线。 80年代中期,ISA总线有扩充到16位ISA-16,适用于CPU为 80286的IBM PC/AT系统。总线信号见图表10.2 ——ISA总线信号定义(1) 8.3.4 几种常用的微机总线标准 ——ISA总线信号定义(2) 8.3.4 几种常用的微机总线标准 ——(1)单机PCI总线 8.3.4 几种常用的微机总线标准 (2)PCI总线简介 PCI总线是在CPU和低速系统总线之间的一级总线结构,其 接口是主板上3-6个白色94线的双列插槽,有+5v和+3.3v两种设计。 工作频率为33.3MHz。数据宽度为32位,具有总线缓冲能力,支持 突发传送和板卡的即插即用功能,传输速率达133MB/s。99年发布 的PCI-X版本及数据宽度为64位,工作频率为133MHz,带宽达1066 MB/s。此后的PCI-X2.0版可将带宽提高到2.1GB/s和4.2GB/s。 PCI总线是一种智能化的系统级总线,支持即插即用,数据缓冲, 总线信号完全独立于CPU引脚,通过PCI桥的模块在CPU总线的基础 生成PCI总线,因此可适应多种CPU。另外,通过PCI桥或其他总线 桥还可生成新一级的PCI总线和ISA/EISA总线,所以可支持多总线 结构。 ——(2)多机PCI总线 8.3.4 几种常用的微机总线标准 8.4.1 微型计算机的中断技术(1) 中断源 内部中断:;处理机硬件故障或程序“出错” 引起的中断 外部中断:来自于处理机外部的设备中断。像 I/O设备、定时时钟等 中断触发器: 每个中断源有一个中断触发器与之对应。当 中断事件发生时,相应的中断触发器被置“1” 即表示向CPU发出了“中断请求”信号。全机 的中断触发器构成中断寄存器,也叫“中断字” 或“中断码”。 中断字/中断码: (教科书8.3) 允许中断与禁止中断:CPU内部设置一个“中断允许”触发器, 只有当该触发器为“1”时,才允许处理机响应中断;如 果该触发器被置“0”,则CPU不响应所有中断源申请的 中断。前者也叫“允许中断”,后者也叫“禁止中断”。 中断屏蔽:当产生中断请求后,用程序的方式有选择地封 锁部分中断,而允许其余部分中断仍得到响应,称 为“ 中断屏蔽”实现方法是为每个中断源设置一 个中断屏蔽触发器,当它被置“1”时对应设备的中 断请求被封锁,若将其置“0”,才允许该设备的中 断请求得到响应。 8.4.1 微型计算机的中断技术(2) 中断的分级中断优先权:在设计中断系统时,要把全部中断 源按中断性质和处理的轻重缓急进行排队并给与优先权。 优先权高的先得到CPU的处理。 可屏蔽中断与非屏蔽中断:有些中断请求是不可屏蔽的,即 不管中断系统是否开中断,这些中断源的中断请求一旦提 出CPU必须立即响应,像电源掉电中断。这些中断也
文档评论(0)