第4章__存储体系.ppt

第4章 存储体系 4.1 存储体系概念与并行主存系统 4.2 虚拟存储器 4.3 高速缓冲存储器Cache ?本章重点： 段页式和页式虚拟存储器的原理；页式虚拟存 储器的地址映像；LRU/FIFO/OPT替换算法进行页 面替换的过程模拟；LRU算法对页地址流的堆栈 处理模拟及性能分析；Cache存储器的直接和组 相联地址映像；LRU替换算法的硬件实现及替换 过程模拟；Cache存储器的性能分析等。 ?本章难点： 段页式和页式中虚实地址的计算；各种页面替 换算法的模拟和页面命中率的计算；Cache组相 联映像和块替换算法的模拟。 4.1 存储体系概念与并行主存系统 4.1.1 发展存储体系的必要性 1.存储器的性能要求 1)大容量 2)高速度 3)低价格 2.容量 SM=W · l · m W：存储体的字长，单位为bit或Byte。 l：每个存储体的字数。 m：并行工作的存储体的个数。 3.速度 从下面三个方面来描述： 1)访问时间TA TA是存储器接到访存到信息被读到数据总线上 所需的时间。是确定CPU与存储器时间关系的重 要指标。 2)存储周期TM TM是连续启动一个存储体所需要的时间间隔。一般来说总比TA大。 3)存储器频宽 是指存储器可以提供的数据传送率，一般用每秒钟所传送的信息位数来衡量。 a)最大频宽BM(极限频宽) 是存储器连续访问时能提供的频宽。 单体： BM =W/TM m体并行工作：BM =mW/TM b)实际频宽 实际频宽小于最大频宽BM。 4.价格 可以用总价格C或每位价格c来表示。具有SM 位的存储器每位价格c=C/SM。其中包括了存储 器本身的价格和为该存储器操作所必须的外围 电路的价格。 5.结论 由于存储器的价格、速度和容量的要求是矛盾的，为了同时满足三方面的要求，在一个完整的存储体系中，必须采用不同工艺的存储器，使得信息以各种方式分布于不同的存储体。 比如： 主存 当前活跃的信息，快，少 辅存 暂时不用的信息，慢，多 虚存 swap 从速度来说，主存远远跟不上CPU的要求，为 了弥补这一差距，特引入并行和重叠技术，构 成并行主存系统，但这种并行主存的方法提高 频宽是有限的，因此还需从系统结构入手，发 展存储体系。 4.1.2 并行主存系统频宽的分析 1.类型 1)单体单字 存储器字长W与CPU字长W 相同,一次访问一个存储器 字,主存最大频宽BM =W/TM 2)单体多字 存储器字长等于m个 CPU字,BM =mW/TM 3)多体单字交叉 a)存储器字长等于m个CPU字，BM =mW/TM。实际频宽大于单体多字。 ?单体多字：并行读出的m个字要地址顺序的存在于同一主存单元。 ?多体单字：m个CPU字地址不必顺序存放，只要不发生冲突。 b)编址模式 Mj体的编制模式为：m ·i+j； 其中I=0，1，· · ·，l-1，表示第i个字； j=0，1，· · ·，m-1，表示第j个分体； m—模 单体多字：一个主存包含的CPU字数 多体单字：分体体数 4)多体多字交叉 多个存储体，每个存储体有CPU字。 上述能并行读出多个CPU字的单体多字和多体 单字或多体多字的交叉存储主存系统统称为并行 主存系统。 2.分析 提高m值，可以提高主存系统的最大频率，但 并不能线性提高实际频率。 原因： 1)模m越高，存储器数据总线越长，导致传输 延迟增加； 2)系统效率问题，对于顺序取指，效率可以 提高m倍，但遇到转移指令，效率就会下降。 3.模型分析 对于m个独立分体的主存系统，处理机发出一 串地址为A1,A2,… Aq的访存申请队，在每个主 存周期到来前，申请队被扫描，截取从队头起 的A1,A2,… Ak的申请序列。申请序列是个在要 求访存申请的k个地址中，没有两个或两个以上 的地址处于同一分体中的最长序列。显然k表示 可以同时访问的分体个数的随机变量，不大于m， 系统效率取决于k的均值B，其值越大，可访问 的分体个数越多，系统效率越高。 1)