VerilogA语法简介.pdf

VerilogA 语法简介 2010 年 06 月 25 日 星期五 10:10 1、基尔霍夫定律撑起了整个电路学的大厦（当然也可以认为基尔霍夫定律 只是麦克斯韦方程的简化版），作为模拟电路描述语言 Verilog-A，同样将基尔 霍夫定律作为其基本，最重要的两个概念便是流量 (Flow)和位 (Potential)，在 电学里是电流和电压，在力学里可以是力和距离，在热学里可以是功率和温差， 等等。 在 Verilog-A 中，你可以将电阻电容电感等器件用一个方程式来表述，比如 I(out) + V(out)/R，这样就产生了一个电阻，最后Verilog-A 仿真器会用某种 算法 (迭代是最常见的)将 I(out)和 V(out)求解出来，然后根据这个解去算下一 个时刻的 I、V 等，当然这仅仅是指时域仿真。 2、下面讲Verilog-A 的语法： begin end //相当于 C 语言的一对大括号，与 Verilog 同 if ( expression ) true_statement ; [ else false_statement ; ] //与 Verilog 同 case ( expression ) case_item { case_item } endcase for ( procedural_assignment ; expression; procedural_assignment ) statement //case 与 for 语句都跟 Verilog、C 语言类似 cross( expr [, dir [, time_tol [, expr_tol ]]] ); //cross 用来产生一个 event，如： @(cross(V(sample) -2.0, +1.0)) //指 sample 的电压超过 2.0 时触发该事件，将会执行后面的语句，+1.0 表 示正向越过，-1.0 则相反 ddt( expr ) //求导，如： I(n1,n2) + C * ddt(V(n1, n2)); //表示了一个电容 idt( expr ,[ ic [, assert [, abstol ]]] ) //积分，如： V(out) + gain * idt(V(in) ,0) + gain * V(in); //比例积分，式中的0 表示积分的初值 transition( expr [, time_delay [, rise_time [, fall_time [, time_tol ]]]] ) //将 expr 的值 delay 一下并指定上升下降沿时间，相当于一个传输门 laplace_zp( expr ,ζ,ρ) 将 expr 进行拉普拉斯变换，具体表达式参看相关文献，还有 laplace_zd() 等 数据类型： integer、real，另外就是 discipline，不知道怎么翻译比较好，比如说它 将电压电流这两个 nature 类型作为一个 discipline，这些都在 disciplines.vams 这个头文件里建好了，编程时要`include disciplines.vams。 如果要定义一个电路节点，electrical node_name 就好 了 parameter {real | integer} list_of_assignments ; //定义参数，如 parameter R = 50 from (0:inf]; 在一个模块中调另一个模块和 Verilog 差不多，如： blk_a a1(Input1, a_b1) ; blk_a a2(Input2, a_b2); 运算符号： + - * / == | || ^ ?: 等，跟 Verilog 一样 另外，新加的一个符号+，这个专门给模拟信号赋值用，注意这个赋值符号 是可以累加的，就是说赋两次值的话，它会加起来，而不是覆盖，如： // model input admittance （导纳） I(in) + V(in)/Rin; I(in) + Cin*ddt(V(in)); 预处理宏： `define `else `ifde