网站大量收购闲置独家精品文档,联系QQ:2885784924

Verilog中generate的用法.pdf

  1. 1、本文档共3页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
Verilog中generate的用法

一:generate Verilog-2001 添加了generate 循环,允许产生module 和primitive 的多个实例化,同时也可 以产生多个variable ,net ,task ,function,continous assignment,initial 和always 。在generate 语句中可以引入if-else 和case 语句,根据条件不同产生不同的实例化。 用法: 1. generate 语法有generate for, genreate if 和generate case 三种 2. generate for 语句必须有genvar 关键字定义for 的变量 3. for 的内容必须加begin 和end 4. 必须给for 语段起个名字 例子: 1. generate for 例子: generate genvar i; //generate 8 samll fifo for in_data[i] 8X72 for(i=0; iNUM_QUEUES; i=i+1) begin: in_arb_queues //NUM_QUEUES = 8 small_fifo #( .WIDTH(DATA_WIDTH+CTRL_WIDTH), .MAX_DEPTH_BITS(2)) in_arb_fifo (// Outputs .dout ({fifo_out_ctrl[i], fifo_out_data[i]}), .full (), .nearly_full (nearly_full[i]), .prog_full (), .empty (empty[i]), // Inputs .din ({in_ctrl[i], in_data[i]}), .wr_en (in_wr[i]), .rd_en (rd_en[i]), .reset (reset), .clk (clk)); end // block: in_arb_queues endgenerate 2.generate if 例子: generate if (REG_WIDTH == WRITE_WIDTH) begin : new_data_a_generation assign new_data_a = merge_update ? merge_wr_data : held_wr_data_a; end else begin assign new_data_a = merge_update ? {{(REG_WIDTH - WRITE_WIDTH - 1){merge_wr_data_sign}}, merge_wr_data} : {{(REG_WIDTH - WRITE_WIDTH){held_wr_data_sign_a}}, held_wr_data_a}; end endgenerate 3.generate 还可以进行多个assign 赋值! module anytest_v( input clk, input[7:0] data

文档评论(0)

liwenhua11 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档