实验五组合逻辑电路.docVIP

实验五、组合逻辑电路 实验目的 掌握组合逻辑电路原理 掌握半加器原理 掌握使用Multisim仿真逻辑电路的方法 实验原理 组合逻辑电路 在任何时刻，输出状态只决定于同一时刻各输入状态的组合，而与其他时间的状态无关半加器有两个二进制的输入，其将输入的值相加，并输出结果到和（Sum）和进位（Carry）。半加器虽能产生进位值，但半加器本身并不处理进位值Generator）、探针(Probe)、逻辑转换仪（Logic Converter）、逻辑分析仪（Logic Analyzer）的使用方法 实验内容 组合逻辑电路功能测试 图5.2 利用2片74ls00绘制图5.2电路。 使用字信号发生器（Word Generator）作为输入，探针(Probe)作为输出，截图显示以下输入时，探针的输出： A=0; B=1; C=1; 使用逻辑转换仪（Logic Converter），分别记录输入与输出Y1，输入与Y2关系，记录Y1、Y2与输入的最简式 使用逻辑转换仪（Logic Converter），分别记录输入与输出Y1，输入与Y2关系，填写完整表5.1的真值表，写出表达式。 表5．1 组合逻辑电路真值表 输入 输出 A B C Y1 Y2 0 0 0 1 1 1 1 0 0 0 1 1 1 0 0 1 0 1 1 1 0 0 1 0 半加器设计 采用一片异或门（74ls86）和一片与非门组成半加器，并绘制出电路图 使用逻辑转换仪（Logic Converter），分别记录S、C与输入的关系，写出最简式 使用逻辑转换仪（Logic Converter），分别记录S、C与输入的关系，填写完整表2.2的真值表 表5．2 半加器真值表 输入端 输出端 A B S C 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 使用字信号发生器（Word Generator），按照真值表顺序设定产生的信号，并用逻辑分析仪（Logic Analyzer）检测，截图并用游标标示出从00开始的一个完整的周期 补充下表，画出电路图，并测试。 输入端 输出端 A1 A2 B1 B2 S1 S2 C 0 0 0 0 0 0 0 0 0 0 1 0 1 0 0 0 1 0 1 0 0 0 0 1 1 1 1 0 0 1 0 0 0 1 0 0 1 0 1 0 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 总结到目前为止数字电路的各种测试方法的优缺点。 A2 A1?a0 + B2 B1?B3 C2 D2 D1 C1 C3 E2 D1 C2 C4 E2 D1