2 硬件描述语言VHDL基础.pptVIP

2 硬件描述语言VHDL基础 2.1 概 述 2.2 VHDL的主要构件 2.3 数据类型和运算 2.4 行为和结构描述 上页 下页 后退 模拟电子 上页 下页 返回 数字电子技术基础 2.1 概述 2.2 VHDL的主要构件 2.3 数据类型和运算 2.4 行为和结构描述 1. 组合电路传统的设计方法: 逻辑命题→列真值表→ 化简逻辑函数→画逻辑电路图。 2. 传统的设计方法缺点(对于复杂数字系统的设计): a. 很繁琐; b.不便于互相交流; c.难以了解设计的正确性; 3. 硬件描述语言HDL (Hardware Description Language) a. 便于利用计算机进行数字系统辅助设计。 b. 便于交流和存档。 HDL是描述电子系统硬件行为、结构和数据的语言，是一种描述复杂数字电路的工具，是设计者与电子设计自动化(EDA)软件之间的界面。 HDL的特点： c. 不同的HDL有很大的差异，便于交流和推广。 VHDL是一种标准化的硬件描述语言，它支持系统级、寄存器级和门级三个不同层次的设计。在数字系统从顶到底(Top–to-Down)设计的全过程中，都可利用这同一种硬件描述语言进行设计、模拟和存档。 4. VHDL(VHSIC Hardware Description Language) VHSIC ——Very High Speed Integrated Circuit 自从IEEE 1987年和1993年公布了VHDL的标准版本之后，各EDA公司纷纷加入这一标准化的行列。 VHDL的优点： a. 覆盖面广，描述能力强，是一个多层次的硬件描述语言； b. 可读性好； c. 生命期长，其硬件描述与工艺技术无关； d. 支持大规模设计的分解和已有设计再利用； e. 已成为IEEE承认的一个工业标准，成为一种通用的硬件描述语言。 2.2.1 实体 实体VHDL设计电路的最基本部分，它描述一个设计单元的外部接口以及连接信号的类型和方向。 当一个实体经过编译并被放入库中之后，它就成为其他设计可以采用的一种元件。 1. 实体的一般格式: ENTITY 实体名 IS [ PORT(端口表)；] 实体说明部分； 实体语句部分；] END [ ENTITY ] 实体名； [ BIGIN 2. 举例 或门的实体 ENTITY orgate IS PORT ( a，b：IN BIT ； z：OUT BIT )； END orgate； 注： a. ENTITY， IS，PORT， IN， OUT， END为关键字。 b. VHDL本身不区分大小写。 实体(entity) 名称 端口信息 端口模式： 信号取值类型： 输入、输出、双向、缓冲… 位、整数、实数、记录、数组… 3. 实体的格式 2.2.2 结构体 电路描述部分称之为结构体(ARCHITECTURE)，它用于描述设计单元内部的行为、元件及连接关系。 1. 结构体的一般格式 ARCHITECTURE 结构体名 OF 实体名 IS [定义语句]；(内部信号，常数，数据类型，函数定义等) BEGIN [并行处理语句]； [进程语句]； END 结构体名； architecture behave of orgate is begin or_func：process (a，b) begin if (a=‘1’ or b=‘1’) then z=‘1’； else z=‘0’； end if； end process or_func； end behave； 2. 举例 或门的结构体 3. VHDL主要采取的描述方式 a. 行为描述: 描述该设计单元的功能。主要使用函数、过程和进程语句，以算法形式描述数据的变换和传送。 b. 结构描述:描述该设计单元的硬件结构，即该电路是如何构成的。主要使用配置指定语句及元件例化语句描述元件的类型及互连关系。 包含一个实体和一个或一个以上结构体的VHDL程序就是一段完整的VHDL程序。 2.2.3 程序包 程序包(PACKAGE)是一种使包体中的元件、子程序、公用数据类型和说明等对其它设计单元可调用的设计单元。 程序包包括程序包说明和程序包体。 PACKAGE 程序包名 IS [说明部分] END 程序包名 1. 程序包说明的一般形式