可编程逻辑器件－－PLD EDA设计的硬件实现载体.pptVIP

可编程逻辑器件－－PLD EDA设计的硬件实现载体 EDA 课程宗旨 更新数字电路的设计观念，建立用PLD器件取代传统TTL器件设计数字电路的思想。 更新数字系统设计手段，学会使用硬件描述语言（Hardware Description Language）代替传统的数字电路设计方法来设计数字系统。 2.1可编程逻辑器件的定义 逻辑器件：用来实现某种特定逻辑功能的电子器件，最简单的逻辑器件是与、或、非门（74LS00，74LS04等），在此基础上可实现复杂的时序和组合逻辑功能。 可编程逻辑器件（PLD－－Programmable Logic Device）：器件的功能不是固定不变的，而是可根据用户的需要而进行改变，即由编程的方法来确定器件的逻辑功能。 2.2 课程内容 器件为什么能够编程？ 了解大规模可编程逻辑器件的结构及工作原理。 怎样对器件编程？ 熟悉一种EDA软件的使用方法（工具）。 以Altera公司的MaxPlusII为例 掌握一种硬件描述语言（方法），以设计软件的方式来设计硬件（重点）。 以VHDL语言为例 数字电路课程的回顾 布尔函数－－数字系统数学基础（卡诺图） 数字电路设计的基本方法 组合电路设计 问题?逻辑关系?真值表?化简?逻辑图 时序电路设计 列出原始状态转移图和表?状态优化?状态分配?触发器选型?求解方程式?逻辑图 数字电路课程的回顾 使用中、小规模器件设计电路（74、54系列） 编码器（74LS148） 译码器（74LS154） 比较器（74LS85） 计数器（74LS193） 移位寄存器（74LS194） ……… 数字电路课程的回顾 设计方法的局限： 卡诺图只适用于输入变量比较少的函数的化简。 采用“搭积木”的方法进行设计。必须熟悉各种中小规模芯片的使用方法，从中挑选最合适的器件，缺乏灵活性。 设计系统所需要的芯片种类多，且数量很大,面积和功耗开销较高。 数字电路课程的回顾 采用中小规模器件的局限： 电路板面积很大，芯片数量很多，功耗很大，可靠性低－－提高芯片的集成度。 设计比较困难－－能方便地发现设计错误。 电路修改很麻烦－－提供方便的修改手段。 PLD器件的出现改变了这一切。 2.3 PLD出现的背景 电路集成度不断提高。 SSI?MSI?LSI?VLSI 计算机技术的发展使EDA技术得到广泛应用。 设计方法的发展。 自下而上设计?自上而下设计?混合模式设计。 用户需要设计自己需要的专用电路。 专用集成电路（ASIC－Application Specific Integrated Circuits）开发周期长，投入大，风险大 可编程器件PLD：开发周期短，投入小，风险小 PLD器件的优点 集成度高，可以替代多至几千块通用IC芯片。 极大减小电路的面积，降低功耗，提高可靠性 具有完善先进的开发工具。 提供语言、图形等设计方法，十分灵活 通过仿真工具来验证设计的正确性 可以反复地擦除、编程，方便设计的修改和升级。 灵活地定义管脚功能，减轻设计工作量，缩短系统开发时间。 必威体育官网网址性好。 管脚数目： 208个 电源： 3.3V（I/O） 2.5V（内核） 速度 250MHz 内部资源 4992个逻辑单元 10万个逻辑门 49152 bit的RAM PLD的发展趋势 向高集成度、高速度方向进一步发展。 最高集成度已达到800万门 向低电压和低功耗方向发展。5V?3.3V?2.5V?1.8V?更低 内嵌多种功能模块。 RAM，ROM，FIFO，DSP，CPU ? (SOC) 向数、模混合可编程方向发展。 大的PLD生产厂家 最大的PLD供应商之一 FPGA的发明者，最大的PLD供应商之一 ISP技术的发明者 提供军品及宇航级产品 2.4 PLD器件的分类－－按集成度 低密度。 PROM,EPROM,EEPROM,PAL,PLA,GAL。 只能完成较小规模的逻辑电路。 高密度，已经有超过400万门的器件。 EPLD ,CPLD,FPGA 可用于设计大规模的数字系统集成度高，甚至可以做到SOC（System On a Chip）,PSOC(可编程系统级芯片) 。 PLD器件的分类－－按结构特点 基于与或阵列结构的器件－－阵列型 PROM，EEPROM，PAL，GAL，CPLD CPLD的代表芯片如：Altera的MAX系列 基于门阵列结构的器件－－单元型 FPGA PLD器件的分类－－按编程工艺 熔丝或反熔丝编程器件－－Actel的FPGA器件。 体积小，集成度高，速度高，易加密，抗干扰，耐高温 只能一次编程，在设计初期阶段不灵活 SRAM类型－－大多数公司的FPGA器件。 可反复编程，实现系统功能的动态重构 每次上电需重新下载，实际应用时需外挂EEPROM用于保存程序 EEPROM类型－－大多数C