第7章+输入输出接口.ppt

程序查询方式的一般过程为： CPU从接口中读取状态字； CPU检测状态字的相应位，是否满足“就绪”条件，如不满足，则转1）； 如状态位表明外设已处于“就绪”条件，则传输数据。 输入时，状态寄存器的状态指示要输入的数据是否已经准备就绪； 准备好？ 读取状态信息 输入数据 是 否 数据线 状态线 外设 常用的状态线有IBF，READY 功能： 1、输入设备准备好数据，状态线有效； 2、CPU读数据端口，取走数据后，状态线转换为无效 1、STB有效，(1)、输入设备数据进入锁存器；(2)、IBF 有效 2、CPU读状态端口 3、CPU读数据端口，同时清IBF 外设 STB IBF /RD 1 2 3 输出时，状态寄存器的状态指示输出设备是否空闲。 忙？ 读取状态信息 输出数据 否 是 数据线 状态线 外设 常用的状态线有empty，busy 功能： 1、输出设备空闲，BUSY无效； 2、CPU写数据端口，输出设备输出数据，状态线转换为有效 1、CPU读状态端口，查BUSY线 2、CPU写数据，(1)、数据进入数据锁存器；(2)、BUSY 有效 3、输出设备工作完毕，busy无效 外设 7.3.2中断方式 不让CPU主动去查询外设的状态，而是让外设在数据准备好之后再通知CPU。这样，CPU在没接到外设通知前只管做自己的事情，只有接到通知时才执行与外设的数据传输工作，从而大大提高CPU的利用率。 中断方式详见第10章。 7.3.2中断方式 主程序 中断服务子程序 中断申请信号 7.3.3 直接存储器存取（DMA）方式 DMA方式就是在系统中建立一种机制，将外设与内存间建立起直接的通道，CPU不再直接参加外设与内存间的数据传输，而是在系统需要进行DMA传输时，将CPU对地址总线、数据总线及控制总线的管理权交由DMA控制器进行控制。当完成一次 DMA数据传输后，再将这个控制权还给CPU。 7.3.3 直接存储器存取（DMA）方式 DMA方式由硬件自动实现的，并不需要程序进行控制。 DMAC（称为DMA控制器）芯片来完成相关工作，如内存地址的修改、字节长度的控制。当CPU放弃数据总线、地址总线及控制总线的控制权时，由DMAC实现外设和内存间的数据交换，同时也包括与CPU之间必要的连接。 AB DB CB CPU DMAC Memory I/O HOLD HLDA (1) DMAC接收I/O接口的DMA请求，并向CPU发出总线请求信号HOLD； DMA的基本功能和步骤 (2) 当CPU发出总线回答信号HLAD后，接管对总线的控制，进入DMA传送过程； (3) 能实现有效的寻址，即能输出地址信息并在数据传送过程中自动修改地址； (4) 能向存储器和I/O接口发出相应的读/写控制信号； (5) 能控制数据传送的字节数，控制DMA传送是否结束； (6) 在DMA传送结束后，能释放总线给CPU，恢复CPU对总线的控制。 7.3.4 通道控制方式和I/O处理器 在大、中型计算机系统中，配置的I/O设备很多，输入输出操作十分频繁，如果仅用DMA控制器，则需要CPU不断地对各个DMA控制器进行设置，影响CPU的正常工作。 将DMA控制器的功能增强，使其能够按CPU的意图自行设置操作方式，控制数据传送。于是，DMA控制器发展成了通道控制器。 1. I/O 通道（ I/O Channel ) 早期的“通道”是由一些简单的、主要用于数据输入输出的CPU构成，可配置简单的输入输出程序。 主CPU只需使用简单的通道命令启动通道，二者即可并行工作。输入输出程序可以在主存中，也可以在通道的局部存储器中。主CPU一旦启动通道工作，通道控制器即从主存或通道存储器中取出相应的程序，控制数据的输入输出。 2. I/O处理器（IOP） 通道控制器发展成I/O处理器（I/O Processor），也称为I/O处理机。 主要由一个进行I/O操作的CPU、内部寄存器、局部存储器和设备控制器组成。在一个通道处理器中可有多个通道，分别与多个设备控制器连接；而一个设备控制器可控制多台外设工作。在实际使用中，I/O处理器与主CPU构成多处理器（或称多处理机）系统，相互并行工作。 3.外围处理机（PPU） I/O处理器的功能不断增强，又出现了外围处理机PPU（Peripheral Processor Unit）。 除了完成I/O通道所要完成的I/O控制之外，还增强了路由选择、数码转换、格式处理、数据块检错/纠错等功能。它的算术逻辑处理功能增强，缓冲寄存器增多，基本上独立于主机完成所有的输入输出操作。 1、I/O 寻址64K 2、8086CPU的I／O指令 （1） 直接寻址