数字电子技术第一章的PPT(徐丽香,第二版).ppt

第六单元 时序逻辑电路 6.1.2 时序电路的一般分析方法 一、分析时序逻辑电路的一般步骤 二、同步时序逻辑电路的分析举例 例6. 1：分析图6.3所示电路的逻辑功能。 （3）写出JK触发器的特性方程，然后将各驱动方程代入JK触发器的特性方程，得各触发器的次态方程： （4）作状态转换表及状态图 根据状态表或状态图， 可画出在CP脉冲作用下电路的时序图。 6．2 寄存器（Reqister） 寄存器用来暂时存放参与运算的数据和运算结果。 寄存器存入数码的方式 有并行和串行两种。 并行存取速度快，串行传送数据线少。 寄存器按功能分有数码寄存器、移位寄存器。 6.2.1 数码寄存器 74LS175的功能: RD是异步清零控制端。 6.2.2 移位寄存器 移位寄存器——不但可以寄存数码，而且在移位脉冲作用下，寄存器中的数码可根据需要向左或向右移动1位。 设移位寄存器的初始状态为0000，串行输入数码DI=1101，从高位到低位依次输入。其状态表如下： 在4个CP作用下，输入的4位串行数码1101全部存入了寄存器中。这种方式称为串行输入方式。 右移寄存器的时序图： 74194为四位双向移位寄存器。 74194的功能表 6．2．3 移位寄存器应用举例 1.寄存器的扩展 2. 环形脉冲分配器 （又称“环形计数器”或“节拍发生器”） 6．3 计数器 6.3.1 2n进制计数器的构成原理 1．同步2n进制计数器的构成原理 ⑤总结逻辑功能 集成二进制计数器举例 ① 异步清零。 2．异步2n进制计数器 6.3.2二-十进制计数器（又称“十进制计数器”） 2．异步二-十进制加法计数器 74290的功能： 6.3.3 N进制计数器 1 反馈法实现NM进制计数器 方法：利用清零端和预置数端。 在计数循环到某一值时，利用门电路检测输出端Q，一旦Q出现某一预定状态，，就输出触发信号到清零端和预置数端，强制计数循环从0或其他数开始循环计数。从而实现任意非固定的计数进制。 （1）异步清零法 清零端的作用：当这一端子有效时，会使所有输出端的状态为0。 异步清零端：只有该端子一出现有效电平，输出端即为全0，不需要触发脉冲配合，为“一触即发”型。 例：用集成计数器74161和与非门组成的8进制(0~7)计数器。 问题： 如果计数循环不从0开始，而是从2或3开始该怎么办？如用MP3选歌时，只想听第2首到第9首的循环，计数器该怎么工作？ （2）同步预置数法 预置数端的作用：当这一端子有效时，会使Q=D，即把预先设置的数据输入到输出端。 同步预置数：要在脉冲上升沿上来时，端子才可能有效。 例：用集成计数器74161和与非门实现 从2-9的8进制计数器。 总结： 利用异步清零端或异步置数端，电路的翻转是“一触即发”型，电路变化过程需要存在过渡态去形成触发信号强制清零或置数。利用同步清零端或同步置数端，由于所有电路变化都要在CP脉冲配合下进行的，可利用最后一种状态去形成触发信号在下一个脉冲来时再强制清零或置数，不需要过渡态。 2、 N进制计数器的设计 MN时，利用计数器的级联和反馈可以构成任意进制计数器。 级联可获得大进制计数，如原有计数进制M，2块级联后可获得的最大进制数为M×M；即扩大了进制数。 反馈强制清零和置数可使进制数小于集成电路的最大进制。 2. 级联法和反馈法结合 例：用74161组成24进制计数器。 数字电路的时计数、译码、显示电路 小结（级联的多种形式） 1.级联可以利用集成计数器的进位/借位端。 2.级联可以利用集成电路的输出端去控制前一级电路的使能端，实现后级一个计数循环前级才计数一次。 3. 用计数器的输出信号Q3、Q2、Q1、Q0产生一个进位/借位给前一级当计数脉冲，实现级联。 想一想： 1.用置数法和清零法在实现何种计数循环时比较有优势？如果4位2进制计数值想从0011至1001，最好选用哪一种方法？ 2.用MP3，CD机听歌时，进行选曲和循环播放的原因可能是什么？ 6．3．4计数器应用举例 1. 测量脉冲信号的频率 标准脉冲的获得： 2．多次分频计数电路的运用 3．组成序列信号发生器 序列信号是在时钟脉冲作用下产生的一串周期性的二进制信号。 例6．5 试用计数器74161和数据选择器设计一列发生器。 解：由于序列长度P=8，故将74161构成模8计数器，并选用数据选择器74151产生所需序列，从而得电路如图6.28所示。 4．组成脉冲分配器 5．数字测速系统 汽车尾灯工作原理 ①计数器74192的工作过程: 模3计数器 ，则Q1，Q0的变化规律是001001001这一长度P=3的序列信号 ②汽车正常行