第8章中央处理器.ppt

第8章 中央处理器 8.1 中央处理器的功能和功能部件 8.2 CPU的基本组织 8.3 基于累加器的CPU的构造 8.4 基于通用寄存器的CPU的构造 8.1 中央处理器的功能和功能部件 8.2 CPU的基本组织 不同的指令格式要求不同的CPU组织。 CPU组织进一步又用作不同计算机分类的基础。 三地址和二地址指令格式产生基于通用寄存器的机器 一地址指令格式产生基于累加器的机器。 零地址指令格式产生堆栈机。 8.2 CPU的基本组织 1、基于通用寄存器的CPU组织 通用寄存器机广泛利用通用寄存器组实现算术操作、逻辑操作、寻址以及控制。 进一步分为： 复杂指令系统计算机（CISC） 精简指令系统计算机（RISC） 对于一般指令，它的基本指令周期的函数功能与CPU的结构有关。 8.2 CPU的基本组织 1、基于通用寄存器的CPU组织 存储器-存储器结构的基本指令周期可叙述如下： 读取指令 对指令译码 产生对应于操作数寻址方式的有效存储地址 从存储器或寄存器读取源操作数 执行操作 根据寻址方式将结果存入存取器或寄存器 确定将要读出的下一条指令。 8.2 CPU的基本组织 1、基于通用寄存器的CPU组织 寄存器-寄存器结构的基本指令周期可叙述如下： 读取指令 对指令译码 产生存取器操作数的有效地址（仅对载入/存出指令）； 从寄存器读取源操作数（只有载入指令才从存取器读取）； 执行操作 将结果存入寄存器（只有存出指令才存入存储器） 确定将要读出的下一条指令。 8.2 CPU的基本组织 2、基于累加器的CPU组织 在一地址指令格式中，显性地址为一个源操作数，另外一个源地址和目的地址是隐含的，就是累加器。 除了累加器外，基于累加器的CPU通常还需要少量其他专用寄存器，如指针寄存器用来实现指针寻址，堆栈指针寄存器用来管理处理器堆栈。 使用专用寄存器使指令长度极小化，但减弱了灵活性。 一个纯粹的基于累加器的CPU组织简单，但缺少通用性。 因此，为了改善性能，增加一个小型通用寄存器组。或者在某些指令中把某些专用寄存器当做通用寄存器使用，这样减少存储器访问。 8.2 CPU的基本组织 3、基于处理器堆栈的CPU组织 在零地址格式中，所有操作数都指定在处理器堆栈。 除了少数存储器和堆栈数据交换指令以外，所有地址都是固定和隐含的。 这种CPU组织需要一个处理器堆栈和一组专用寄存器进行管理。 最重要的专用寄存器就是堆栈指针寄存器。 8.2 CPU的基本组织 从以上三种类型CPU组织看出 指令地址少，指令的二进位码得到有效利用，但是，缺少通过寄存器指定不同操作类型的灵活性。 指令地址多，操作码少，但是具备较多的使用灵活性。 代码紧缩性和编程通用性之间取得权衡是一个普遍问题。 CISC设计和RISC设计，正是有力证明。 8.3 基于累加器的CPU的构造 1、建立在单总线上基于累加器的CPU设计 8.3 基于累加器的CPU的构造 1、建立在单总线上基于累加器的CPU设计 8.3 基于累加器的CPU的构造 1、建立在单总线上基于累加器的CPU设计 A, n位累加器 SR, 状态寄存器 Q, n位中间寄存器 X, m位指数寄存器 SP, m位堆栈指针寄存器 PC, m位程序计数器 IR, 指令寄存器 MAR, m位存储器地址寄存器 MBR, n位存储器缓冲寄存器 8.3 基于累加器的CPU的构造 1、建立在单总线上基于累加器的CPU设计 所有寄存器经过一个内总线互联。 所有的寄存器必须互斥地访问总线。 经过三态器件来控制 用译码器来控制输入端。 任意个目标寄存器可以从总线上同时接收信息，但需要加载脉冲来完成。（例如lpA） 单总线结构进行二元操作，需要2个暂存器和3个总线事物 ALU需要2个暂存器，用分开的2个总线周期，把操作数送到op1和op2暂存器。 结果经过一个总线周期送回一个或多个寄存器。 8.3 基于累加器的CPU的构造 1、建立在单总线上基于累加器的CPU设计 从主存储器读取一条指令，并立即更新程序计数器，需要3个总线事务。 ①PC---bus; bus-----MAR; bus-----OP1 ②MAR----memory； memory-----MBR； ALU----bus-------PC ③MBR------IR 8.3 基于累加器的CPU的构造 1、建立在单总线上基于累加器的CPU设计 数据路径分析 MAR需要从IR，ALU，MBR中接收地址，所以连接到总线 IR: 存储器直接寻址 ALU: 指数寻址和PC相对寻址 MBR：存储间接寻址 MAR只送出到存储阵列，所以MAR到存储阵列是直接路径 IR的输入路径唯一，即MBR，所以建立一条MBR到IR的专用路径。 价格和速度的权衡