数字集成电路.ppt

布局布线：将门级网表映射到物理可实现的版图。 EDA设计流程 Relation of FF(无生产线与代工的关系) Layout Chip Design kits Internet Foundry Fabless 设计单位 代工单位 工艺设计文件(PDK,process Design kits) * 工艺电路模拟用的器件SPICE参数 版图设计用的层次定义 设计规则 T、R、C等原件的通孔（via）、焊盘基本结构的版图与设计工具关联的设计规则检查（DRC,design rule check） 参数提取（EXTraction） 版图电路图对照（LVS，layout-Vs-schematic） * 行为 行为综合 图形生成 逻辑综合 布局与布线 功能 逻辑 掩膜 版图 90年代高层次设计自动化 80年代计算机辅助工程 70年代计算机辅助设计 本门课内容 数字电路的质量评价 集成电路的成本 稳定性 性能 功耗和能耗 * 集成电路的成本 NRE (non-recurrent engineering) 非重复性工程成本 设计时间和成本，掩膜的生成 一次性成本因素 重复性成本 硅加工、 包装、 测试 与体积成正比 与芯片面积成正比 * NRE 成本在增长 * 模具成本 单芯片 晶片 From 上升到12” (30cm) * 每个晶体管成本 0.0000001 0.000001 0.00001 0.0001 0.001 0.01 0.1 1 1982 1985 1988 1991 1994 1997 2000 2003 2006 2009 2012 cost: ￠-per-transistor 每个晶体管的制造成本 (摩尔定律) 封装、成品 * * 2007年英特尔推出45nm正式量产工艺，45nm技术是全新的技术，可以让摩尔定律至少再服役10年。 集成电路 信息家电 智能玩具 军事电子 通信设备 移动存贮 工控设备 智能仪表 汽车电子 网络设备 消费电子 军事国防 电子商务 工业控制 集成电路的应用领域 集成电路的发展特点 九十年代以来，集成电路工艺发展非常迅速，已从亚微米(0.5到1微米)、深亚微米(小于0.5微米)到超深亚微米或纳米(小于0.25微米)。其主要特点： 特征尺寸越来越小 芯片面积越来越大 单片上的晶体管数越来越多 时钟频率越来越高 电源电压越来越低 布线层数越来越多 I/O引线越来越多 特征尺寸:微米→亚微米→深亚微米,目前的主流工艺是0.35、0.25和0.18微米，0.15微米和0.13微米已开始走向规模化生产； 电路规模：SSI →SOC； 晶圆的尺寸增加，当前的主流晶圆的尺寸为8英寸，正在向12英寸晶圆迈进； 集成电路的规模不断提高，最先进的CPU（P-IV）已超过4000万晶体管，DRAM已达Gb规模； * 存储器复杂程度的趋势 * 微处理器晶体管数目的增长历史 1,000,000 100,000 10,000 1,000 10 100 1 1975 1980 1985 1990 1995 2000 2005 2010 8086 80286 i386 i486 Pentium? Pentium? Pro K 1 Billion Transistors Source: Intel Projected Pentium? II Pentium? III Courtesy, Intel 微处理器中的摩尔定律 4004 8008 8080 8085 8086 286 386 486 Pentium? proc P6 0.001 0.01 0.1 1 10 100 1000 1970 1980 1990 2000 2010 年 晶体管数目 (MT) 2X growth in 1.96 years! 晶体管数目在领先的微处理器技术中每两年翻一番 Courtesy, Intel * 芯片尺寸增长 4004 8008 8080 8085 8086 286 386 486 Pentium ? proc P6 1 10 100 1970 1980 1990 2000 2010 年 芯片尺寸(mm) ~7% growth per year ~2X growth in 10 years 为了满足摩尔定律芯片尺寸增长了14% Courtesy, Intel * 频率 P6 Pentium ? proc 486 386 286 8086 8085 8080 8008 4004 0.1 1 10 100 1000 10000 1970 1980 1990 2000 2010 年 频率 (Mhz) 技术领先的微处理器每两年频率翻一番 Doubles every2 years Courtesy, Int