QuartusII设计向导.pptVIP

EDA技术及其应用 第3章 QuartusII设计向导 3.1 原理图输入设计方法的特点 3.2 原理图输入方式设计初步 3.2 原理图输入方式设计初步 2.2 原理图输入方式设计初步 3.2 原理图输入方式设计初步 3.2 原理图输入方式设计初步 3.2 原理图输入方式设计初步 3.2 原理图输入方式设计初步 3.2 原理图输入方式设计初步 3.2 原理图输入方式设计初步 3.2 原理图输入方式设计初步 3.2 原理图输入方式设计初步 3.2 原理图输入方式设计初步 3.2 原理图输入方式设计初步 3.2 原理图输入方式设计初步 3.2 原理图输入方式设计初步 3.2 原理图输入方式设计初步 3.2 原理图输入方式设计初步 3.2 原理图输入方式设计初步 3.2 原理图输入方式设计初步 3.2 原理图输入方式设计初步 3.2 原理图输入方式设计初步 3.2 原理图输入方式设计初步 3.2 原理图输入方式设计初步 3.2 原理图输入方式设计初步 3.2 原理图输入方式设计初步 3.3 引脚设置和下载 3.3 引脚设置和下载 3.3 引脚设置和下载 3.3 引脚设置和下载 3.3 引脚设置和下载 3.3 引脚设置和下载 3.3 引脚设置和下载 3.3 引脚设置和下载 3.3 引脚设置和下载 3.3 引脚设置和下载 3.3 引脚设置和下载 3.3 引脚设置和下载 作业: 上机练习:数字电路实验讲义上的实验一、实验二、实验三、实验四 要求：用抓图软件将你录入的原理图、仿真波形抓下来，放在WORD文档里面。并对仿真的波形进行简要分析。 文件格式：学号_姓名_项目名称，如200808054001_郑忠红_实验1，注意是下划线。最后发给学习委员，由学习委员收齐打包压缩后统一发给我。 1、 题目：数字钟逻辑电路设计 2、设计要求：I． 设计一个具有时,分,秒得十进制数字显示得计时器。II．时计数电路要求采用二十四进制，从00开始计到23后在回到00。要求用74LS系列小规模集成器件实现。 3.4 层次化设计 3.4 层次化设计 2.4 层次化设计 3.4 层次化设计 3.4 层次化设计 3.4 层次化设计 3.4 层次化设计 3.5 8位十进制频率计设计 2.5 8位十进制频率计设计 3.5 8位十进制频率计设计 2.5 8位十进制频率计设计 3.5 8位十进制频率计设计 习 题 习 题 习 题 习 题 实验与实践 实验与实践 实验与实践 实验与实践 3.3.1 引脚锁定 图2-27 图形式引脚锁定对话框 3.3.2 配置文件下载 图2-28 选择编程下载文件和下载模式 （1）打开编程窗和配置文件。 3.3.2 配置文件下载 图2-29加入编程下载方式 （2）设置编程器。 3.3.2 配置文件下载 图2-30 双击选中的编程方式名 （2）设置编程器。 （3）硬件测试。 3.3.3 AS模式直接编程配置器件 图2-31 ByteBlaster?II接口AS模式编程窗口 1．选择编程模式和编程目标文件 2．选择接插模式 3．AS模式编程下载 3.3.4 JTAG间接模式编程配置器件 图2-32 选择目标器件EP2C8 1．将SOF文件转化为JTAG间接配置文件 3.3.4 JTAG间接模式编程配置器件 图2-33 选定SOF文件后，选择文件压缩 1．将SOF文件转化为JTAG间接配置文件 3.3.4 JTAG间接模式编程配置器件 图2-34 用JTAG模式对配置器件EPCS1进行间接编程 2．下载JTAG间接配置文件 3.3.5 USB Blaster编程配置器件使用方法 图2-35 安装USB驱动程序 3.3.5 USB Blaster编程配置器件使用方法 图2-36 设置JTAG硬件功能 74LS47（共阳） 74LS48（共阴） 用数码管显示上面的两位十进制计数结果，电路该如何设计？ 共阳 思考？ 利用所学知识，设计数字时钟。 作业： 计数器：7490，7492，74161 显示 显示 显示 译码 译码 译码 时计数 分计数 秒计数 校时控制 秒脉冲发生器 数字时钟 218 PIO66 158 PIO37 15 PIO18 29 CLOCK9 219 PIO65 141 PIO36 14 PIO17 152 CLOCK5 222 PIO64 140 PIO35 13 PIO16 153 CLOCK2 223 PIO