时钟和电源.pptx

时钟和电源 ;时钟;S3C2440A 中的时钟控制逻辑可以产生必须的时钟信号，包括 CPU 的 FCLK（主频时钟，主要作为芯片的内核时钟），AHB 总线外设的 HCLK（总线时钟，主要为存储器控制器，中断控制器，LCD 控制器，DMA 和 USB 主机模块提供时钟信号） 以及APB 总线外设的 PCLK（接口时钟，提供给用于外设如 WDT，IIS，I2C，PWM 定时器，MMC/SD 接口，ADC，UART，GPIO，RTC 和SPI的接口时钟信号 ）。 S3C2440A 通过设置引脚OM2和OM3来选择时钟源Fin(外部晶振或外部时钟源)，时钟源信号Fin通过2440芯片内部的产生FCLK和HCLK、PCLK时钟信号，这3大时钟信号像动脉一样带动整个芯片的工作。 三个时钟一般成比例关系，通常设置为1:4:8，1:3:6的分频关系，也就说如果主频FLCK是400MHz，按照1:4:8的设置，那么HLCK是100MHz，PLCK是50MHz。 ;S3C2440A最大支持400MHz的主频，但是这并不意味着一定工作在400MHz下 ，下面就是如何设置相应的寄存器来实现我们想要的频率。 S3C2440A 输入时钟的频率一般为12MHz或16.9344MHz。 S3C2440A 集成有2个锁相环（MPLLUPLL），可对输入Fin=12MHz的晶振频率进行倍频。S3C2440A 使用了三个倍频因子MDIV、PDIV和SDIV来设置倍频，通过寄存器MPLLCONUPLLCON可设置倍频因子。其中MPLLCON寄存器用于设置处理器内核时钟（主频FCLK），其输入输出频率间的关系为 FCLK=MPLL=(2*m*Fin)/(p*2^s) 其中m=(MDIV+8), p=(PDIV+2), s=SDIV。 例如：我们想产生400MHz的FLCK，而晶振输入是12MHz，代入上面的公式，可以计算出MDIV、PDIV、SDIV的值，大概是127,2,1。也可以在数据手册上直接查表得到三个倍频因子的大小。;UPLLCON寄存器用于产生48MHz或96MHz，提供USB时钟（UCLK），其输入输出频率间的关系为 UCLK=UPLL=(m * Fin) / (p * 2^s) ， 其中m=(MDIV+8), p=(PDIV+2), s=SDIV。 三个倍频因子的大小同样可以通过查表得到。 注意：当你要设置MPLLCON和UPLLCON，要先设置UPLLCON，然后再设置MPLLCON。 设置好锁相环寄存器后，我们还要设置时钟分频控制器CLKDIVN，之前我们说的3大时钟的关系可以通过设置该寄存器来实现 在编写程序设置时钟的步骤是： 1、设置UPLLCON寄存器(如果需要) 2、设置MPLLCON寄存器 3、设置时钟分频控制器CLKDIVN 4、设置时钟控制寄存器CLKCON(如果需要)，这个寄存器;振荡电路 ;电源管理;;正常（NORMAL）模式：这个模式提供时钟给 CPU，也提供给所有 S3C2440A 的外设。在此模式中，当所有外设都开启时功耗将将达到最大。它允许用户用软件控制外设的运行。例如如果一个定时器不是必须的，用户可以断开连接到定时器的时钟（CLKCON 寄存器），以降低功耗。 慢速（SLOW）模式：无 PLL 模式。不像普通模式，慢速模式使用一个外部时钟（XTIpll 或 EXTCLK）直接作为 FCLK 给 S3C2440A，而没有使用 PLL。CPU等直接使用原始时钟、或原始时钟的分频工作,此模式工作时钟频率低而使功耗低，并且锁相环不工作也使功耗降低. ;空闲（IDLE）模式：这个模块只断开了 CPU 内核的时钟（FCLK），但它提供时钟给所有其它外设。空闲模式产生了因 CPU 内核而产生的功耗减少的结果。任何中断请求给 CPU 都可以使其从空闲模式中唤醒。 睡眠（SLEEP）模式：这个模块与内部供电是分离的。因此在此模式中发生了没有因 CPU 和除唤醒逻辑以外的内部逻辑的功耗。要激活睡眠模式需要两个独立的供电电源。两个电源之一提供电源给唤醒逻辑。另一个提供电源给包括 CPU 在内的其它内部逻辑，而且应当能够控制供电的开和关。在睡眠模式中，第二个为 CPU 和内部逻辑供电电源将被关闭。可以由 EINT[15:0]或 RTC 闹铃中断产生从睡眠模式中唤醒。 ;电源电路 电源是整个系统稳定运行的基础，稳压电源电路主要为控制器和外围电路提供能源。S3C2440A 的供电电压为 3.3V，内核 1.8V。其他处理器外围电路需要 5.0V 电源。 如图，再对 5.0V 电源经过低压差、低噪声线性稳压