16乘16点阵显示实验报告.doc

实 验 报 告 16×16点阵显示实验 实验任务1 任务2 实验原理实验结果 4 实验心得 实验程序 module dianzhen (clk50mhz,row,sel0,sel1,sel2,sel3,line); input clk50mhz; //实验箱提供50MHz时钟信号 output sel0,sel1,sel2,sel3; //设置引脚选通点阵 output reg [15:0] row; //列 output reg [3:0] line; //行 wire [15:0] row1,row2; wire [3:0] line1,line2; reg [24:0] cnt=0; //1Hz计数子 reg [5:0] cnt1=0; //16s计数子 assign sel0=1b0; assign sel1=1b1; assign sel2=1b0; assign sel3=1b0; always@(posedge clk50mhz) begin if(cnt=25 begin cnt=25b0; //1Hz计时器 cnt1=cnt1+1; //16s计时器 end else cnt=cnt+1; end hangsaomiao u1(.clk50mhz(clk50mhz),.row(row1),.line(line1)); liesaomiao u2(.clk50mhz(clk50mhz),.row(row2),.line(line2)); always@(*) if(cnt1=5d31) begin row=row1; //行扫描 line=line1; end else begin row=row2; //列扫描 line=line2; end Endmodule 行扫描 module hangsaomiao(clk50mhz,line,row); input clk50mhz; //实验箱输入50MHz时钟信号 output reg [15:0] row; //列 output reg [3:0] line; //行 reg [24:0] cnt1,cnt2; //计数子 reg clkrow,clkline; //列脉冲、行脉冲 always@(posedge clk50mhz) begin if(cnt1=25 begin cnt1=25b0; clkrow=~clkrow; //1s列脉冲 end else cnt1=cnt1+1; end always@(posedge clk50mhz) begin if(cnt2=25d500) begin cnt2=25b0; clkline=~clkline; //100KHz行脉冲 end else cnt2=cnt2+1; end always@(posedge clkline) begin case(line) 4d0:line=4d1; //高速行扫描 4d1:line=4d2; 4d2:line=4d3; 4d3:line=4d4; 4d4:line=4d5; 4d5:line=4d6; 4d6:line=4d7; 4d7:line=4d8; 4d8:line=4d9; 4d9:line=4d10; 4d10:line=4d11; 4d11:line=4d1