基于ARM的硬件系统设计.pptVIP

ARM920T内核结构 S3C2410的内部结构 实验平台的体系结构 读写总线的时序图 2410的存储器系统 — 可通过软件选择大小端 — 地址空间:每个Bank 128Mbytes (总共 1GB) —除 bank0 (16/32-bit) 外，所有的Bank都可以通过编程选择总线宽度= (8/16/32-bit) — 共 8 个banks 6个Bank用于控制 ROM, SRAM, etc. 剩余的两个Bank用于控制 ROM, SRAM, SDRAM, etc . — 7个Bank固定起始地址； — 最后一个Bank可调整起始地址； — 最后两个Bank大小可编程 —所有Bank存储周期可编程控制； S3C2410的存储器配置 Bank6/Bank7地址分布 Bank0总线宽度配置 与2片8位的ROM连接方法 与1片16位的ROM连接 S3C2410与2片8的FLASH的连接方法 与1片16M的SDRAM的连接方法 与1片16M的SDRAM的连接方法 NAND和NOR——性能比较 NOR和NAND是现在市场上两种主要的非易失闪存技术 NOR的读速度比NAND稍快一些 NAND的写入速度比NOR快很多 NAND的擦除速度远比NOR的快 大多数写入操作需要先进行擦除操作 NAND的擦除单元更小，相应的擦除电路更少 接口差别 NOR flash带有SRAM接口，线性寻址，可以很容易地存取其内部的每一个字节 NAND flash使用复用接口和控制IO多次寻址存取数据 NAND读和写操作采用512字节的块，这一点有点像硬盘管理，此类操作易于取代硬盘等类似的块设备 容量和成本 NAND flash生产过程更为简单，成本低 常见的NOR flash为128KB～16MB，而NAND flash通常有8～128MB NOR主要应用在代码存储介质中，NAND适合于数据存储 NAND在CompactFlash、Secure Digital、PC Cards和MMC存储卡市场上所占份额最大 可靠性和耐用性 在NAND中每块的最大擦写次数是100万次，而NOR的擦写次数是10万次 位交换的问题NAND flash中更突出，需要ECC纠错 NAND flash中坏块随机分布，需要通过软件标定——产品量产的问题 嵌入式系统中应用RAM的情况 I/O子系统的层次模型 I/O子系统：I/O设备、相关的设备驱动程序和I/O子系统组成嵌入式I/O子系统。 I/O子系统的目标是对RTOS和应用程序员隐藏设备特定的信息，并且对系统的外围I/O设备提供一个统一的访问方法。 从不同角度看I/O系统 从系统软件开发者角度看，I/O操作意味着与设备的通信、对设备编程初始化和请示执行设备与系统之间的实际数据传输以及操作完成后通知请求者。系统软件工程师必须理解设备的物理特性，如寄存器的定义和设备的访问方法。 从RTOS的角度看，I/O操作意味着对I/O请求定位正确的设备，对设备定位正确的设备驱动程序，并解决对设备驱动程序的请求。有时要求RTOS保证对设备的同步访问。RTOS必须进行抽象，对应用程序员隐含设备的特性。 从应用程序员角度看，目标是找到一个简单、统一和精练的方法与系统中出现的所有类型的设备通信。 I/O接口的编址方式—端口映射 1）I/O接口独立编址——端口映射方式 这种编址方式是将存储器地址空间和I/O接口地址空间分开设置，互不影响。设有专门的输入指令（IN）和输出指令（OUT）来完成I/O操作。 I/O接口的编址方式——内存映射 1）2）I/O接口与存储器统一编址方式——内存映射 这种编址方式不区分存储器地址空间和I/O接口地址空间，把所有的I/O接口的端口都当作是存储器的一个单元对待，每个接口芯片都安排一个或几个与存储器统一编号的地址号。也不设专门的输入/输出指令，所有传送和访问存储器的指令都可用来对I/O接口操作。 DMA I/O DMA I/O DMA允许设备直接访问内存而不用包含处理器，在数据传输操作开始之前，处理器设置DMA控制器，在数据传输期间，读写操作均不通过处理器。 DMA传输速度取决于I/O设备的传输速度、内存设备的速度和DMA控制器的速度。 通过指定源地址、目的内存地址和传输到DMA控制器长度，处理器建立传输操作。 字符模式设备与块模式设备 根据设备如何处理与系统之间的数据传输方法可将设备分为字符模式设备和块模式设备 字符模式设备：允许非结构的数据传输。数据传输典型地采用串行的形式，每次一个字节；字符设备通常是简单的设备，如串口、键盘等；当系统到设备的传输速率高于设备的处理速率时，设备驱动程序开设缓冲区，缓存这些数据； 块模式设备：每次传输一个数据块。采用硬件方式控制数据块的大小，有时需要采用固定的传输协议，如USB、以