模拟数字混合仿真指导.doc

Spectre与verilog 混合仿真初级指导 卢志坚 2010-4-24 Spectre与verilog混合仿真，顾名思义，就是电路既含有模拟电路，又有有verilog语言编写而成的数字处理模块；主要针对时序分析，以及自动校准功能。 把verolog模块导入到spectre中。 如果需要导入多个模块，而且模块之间存在嵌套调用的话，需要把所有嵌套调用的模块都写在同一个.v文件中。（不是一定要这样做，只不过这样做是不会有问题的，其他更便捷的做法则需要各位仁人志士去发掘了） 如上图：在icfb最初窗口上选File，接着Import，接着Verilog； 接着在弹出的窗口“Verilog In”中，如上图，只关心红框标注的4个地方，在第2个红框处，可以浏览到需要把文件导入的目标库“test_lu”；在第一个大框中，可以浏览到逆需要导入的try.v，选中后，点击第3各红框“Verilog Files To Import”右边的“Add”；在第4个红框中“Import Structural Modules As”选“functional”;其他可以不用管吧，不过尽量与截图一致的话会比较顺利的。最后点击“OK”，然后等一会，会提示导入完成，提示逆查看以下信息，如果导入不成功，很可能是你的.v文件没有写好，需要修正以下，然后再做导入工作。 如上图，导入成功以后，在“Library Manager”中的库“test_lu”中，“Cell”一栏下就会出现所导入的所有模块，每个模块都有“functional”与“symbol”两个View。 把数字模块添加到schematic中 如上图，Cell“test_dft”只有schematic View，打开之，如下图 按照一般的添加instance的步骤，把数字模块“digital_3”加进来，如下图 保存好，然后关掉schematic View 在Cell test_dft中新建一个View，叫config，如上图；做法是在上图红框处输入“config”，然后回车，就会弹出下图 （e）“Library Name”与“Cell Name”明显是不用改的，而“Tool”需要选到“Hierarchy-Editor”，之后“View Name”自动变为“config”，然后“OK”，则继续弹出下图的两个窗口“New Configuration”和“hierarchy-editor” （f）如上图，在“New Configuration”窗口中，在View处浏览，弹出下图浏览窗口 （g）选中test_dft中的schematic，之后“OK”，然后又回到“New Configuration”窗口，点击“Use Template…”, 如下图 （h）之后会弹出“Use Template”窗口，如下图，在“Name”中选中“spectreVerilog”，之后“OK”； 然后“New Configuration”窗口中的有关信息被填好，如下图，然后“OK” 然后刚才空着的“hierarchy-editor”窗口，会被填满信息，该信息都是关于schematic View中的信息，如下图 然后可以保存，则完成该config View的设置，然后关闭该窗口。 （3）在config View中操作 （a）打开test_dft的config View，其与schematic View是很相似的，如下图 （b）在左上角的“Tools”中打开，选“Mixed Signal Opts.”则会在工具栏中多了两项，如下图 （c）在新出现的“Mixed Signal”中选“Interface Elements”，然后选“Instance”，如下图 然后点击数字模块digital_3，则会弹出设置输入输出电平Binding的窗口，如下图，显示了对输入输出点平的设置：输入1.5v以下为0，3.5v以上为1；输出1代表5v，0代表0v；然后“OK” 保存，然后打开“Tools”下打开“Analog Environment”，如下图，在“Setup”中选“Simulator/Directory/Host…” 然后弹出选择仿真器的窗口，如下图，在“simulator”中选“spectreVerilog”，然后“OK”，如下图 然后稍等片刻，仿真器被换为spectreVerilog，如下图 （i）最后就可以进行你需要的仿真了。