模拟CMOS集成电路设计精粹ppt1.ppt

源端和漏端都存在着相对于体端（或衬底）的结电容。如小信号model中。当反偏时，结电容通常与电压的平方根有关，最重要的C是漏-体电容CDB，在MOST放大器的输出端。源体电容CSB通常被短路了。 在非常高的f下，若fT/3,输入阻抗无法简单地用RG和输入CGS和CGD来建模。需用一个小电容和RG并联来修正。这个电容值一般从以测得的输入阻抗中获得，通过S参数的测试结果计算得到。通常是栅电阻的1/3和输入电容的1/5并联。只有高f的VCO和LAN可能采用这种模型。 Model 的标准化非常重要，最常用的才是最重要的而不在于有多高的精度。 If 采用一个新的model，最好的方法是用它检查old model中的缺陷。需要检查强反型区两边的转变点，则需检查电流和它的一阶导数的连续性，if考虑失真情况，它的二阶和三阶也必须保证是连续的。这些点是：—线性区和饱和区的转换点（对于增大的VDS）—VDS等于0附近的转换点。If采用了noise model必须对其校正。对于高f设计，将输入阻抗（来自S11）和增益（来自S21）对f进行验证。 目前双极型管广泛应用于BiCMOS工艺中，集合了MOST和双极型管，先研究双极型晶体管，然后再进行性能比较。 左边是垂直的npn管，右边是横向pnp管。从版图中看出，集电极一般都包围中间的发射极。这种结构∵电流增益太小∴一般不采用。垂直pnp管好得多。这两种管，衬底都反偏。If只采用一个正电源，衬底⊥。 当VBE0，大量e从n端（发射极）流向p（基极）∵基区宽度WB很小，大部分电子流向集电极。在20℃（86℉）kT/q≈26m V。在功率应用中这个温度的取值需要高很多！在于它不随工艺的更新而改变，它只包括基本的物理参数和绝对强度，这是双极型晶体管的主要优点之一。另外一优点是它的指数特性，在数学上具有陡峭的特性曲线，它的导数或者跨导要比其它的半导体器件更高。 gm是ICE-VBE曲线的导数，gm/ICE≈40/V，比MOST大一些，这显然是双极型管的一个优点。VE（early voltage）取决于基区宽度，而它在垂直npn中无法调节，只是和MOST一样在横向pnp中才可改变。VE取决于工艺基区宽度，当基区宽度↓，VE↓。为了调节小信号基极电流，加入，它由IBE-VBE推导而来，电流增益因子。∵值不太确定∴ 不能确定。 和电流相关，if电流为0.1mA， =100， 约为26k，数值相当低而不准确。在高精度电路设计中不能用 作为重要的设计参数。基极电阻rB必须串入输入端，rB主要是发射区和基极接触之间的P-基区的欧姆电阻。 有许多结电容。最重要的是基极-发射极结电容CjBE和集电极-衬底结电容CCS。集电极-基极电容 。总的输入电容还包括扩散电容CD。注意到基极-发射极是正偏的，∴CjBE要大于在其在零偏置处的值，增大了2～3倍。 ∵基极-发射极存在电压VBE，用扩散电容CD对电子流过基区的跃变进行建模。实际上在P-基区这些电子是少子载流子。基区中电子的传输在基极积累了电荷QB，全部流向了集电极，又从发射极得到了补充。这些电子通过基区的平均时间是 ，称基区传输时间。CD可用 gm表述，它与ICE有关。ICE↑，在 中 CD所占的分量就越大。If ICE较小，主要由结电容电荷CjBE组成。取决于基区宽度WB。D是电子在P-基极区域的扩散常数。在高速器件中，所有e都以最高速度移动，达到电子的饱和速度Vsat（107cm/s），类似于高速MOST。可以计算得出电子通过基区的时间，单位为ps。eg WB=0.2 ，=2ps！！ 其它电容都是反偏的结电容。集电极-基极结电容 ，很小。集电极-衬底的结电容CCS通常要大得多，∵全部的晶体管都是嵌在集电极中。此外，CCS是连接在集电极上的，对晶体管的输出端有影响，因此对晶体管的高f性能起到了重要作用。 与MOST相同的是，fT也代表了双极型晶体管的高f性能。它是输出短路时电流增益为1时的频率。这也是时间常数对应的f，时间常数由1/gm和输入电容 构成。显然fT和电流相关。I↑时fT可达最大值。fT的最大值和基区传输时间相关。eg if =2ps，fT可达160GHz，这是相当高的f！当电流较小时，如下图所示，两个结电容起主要作用，fT的值就变得很小。Note：fmax参数和MOST一样，表达式中也含 和 。 第二个图中，在1/ICE=0处，外推得到的值为 ，曲线是线性的，曲线的斜率取决于结电容CjBE和 ，注意到CjBE是由正向偏置得到的，这也是在正偏时测量电容的方法之一。 ①显然，零输入电流是MOST的主要优点，输入阻抗无穷大。因此用nMOST的电容来储存电荷