第6章.IO接口WY001.pptVIP

第五章 I/O 接口 2010.10.19 5.1 I/O接口的基本概念 5.1.1 I/O设备与与I/O接口 5.1.2 接口的基本功能 5.1.3 接口的基本结构 1. 接口电路的典型结构 2. I/O操作 5.2.1 存储器映象方式 5.2.2 隔离I/O方式 1.优点： 存储器全部地址空间都不受I/O寻址影响； I/O地址译码较简单，I/O寻址速度较快； 使用专用I/O指令和存储器访问指令有明显区别，可使编制的程序清晰易懂，便于检查。 2.缺点： I/O指令类型少，不如存储器访问指令丰富，使程序设计灵活性较差； I/O指令只能在规定的内部寄存器和I/O 端口间交换信息，处理能力和灵活性不如存储器映象式强； MPU必须提供存储器和I/O两组读写控制信号,增加了控制逻辑的复杂性。 5.2.3 Intel系列处理器的I/O编址方式 Intel系列MPU的I/O地址空间 关于Intel系列MPU的I/O编址方式的几点说明 Intel系列MPU的I/O保护机制 1. Intel系列MPU的I/O地址空间 2. 关于Intel系列MPU的I/O编址方式的几点说明： 这10根I/O地址线并非专设的，而是借用存储器寻址的低10位地址线A9～A0。为了与存储器的访间相区别，就要在I/O端口地址译码电路上加限定信号IOR*或IOW*。 为了保证DMA控制器访问存储器时，不会同时选通I/O空间中相同地址的端口,在I/O端口地址译码电路中还要加一个限定信号AEN，使得DMAC访问时，AEN=1，禁止I/O端口译码。 3. Intel系列MPU的I/O保护机制 用EFLAGS中的IOPL字段控制使用I/O指令访问I/O地址空间的权限。 用任务状态段的“I/O允许位映象”控制对I/O地址空间中各具体端口的访问权限。 关于保护机制的两点说明： 保护虚地址方式下，当某个程序要访问I/O端口时，CPU先检查是否满足CPL≤IOPL，如满足，则可访问。如不满足，再对相应于这些端口的所有映象位进行测试。 在虚拟8086方式下，处理器不考虑IOPL，只检查I/O允许位映象。 I/O设备的同步控制方式通常有四种： 程序查询式控制 中断驱动式控制 直接存储器存取式控制 延时等待式控制 1.程序查询式控制 ① 输入接口硬件结构 ② 输出接口 (3)评 价 2.中断驱动式控制 (3)优缺点 I/O设备较多时，硬件复杂，需以一系列中断逻辑电路作为支持； 因为中断方式本身是一种异步控制机构，中断请求信号的出现完全是随机的，故软件开发和调试比程序查询式复杂、困难。 3.延时等待式控制 4. 直接存储器存取式控制 I/O设备必须通过MPU才能和存储器交换信息。 每次I/O操作的引发方式无论是软件查询引发还是硬件中断引发，引发后的具体数据传输过程则都是由软件控制完成的。 I/O接口中的DMA技术 第一种方式下DMA操作过程示意： DMA操作控制器 5.4 I/O接口中的数据缓存技术 5.4.1 单级数据缓存器 用于输出接口中数据缓存时，只需一般（单纯的）寄存器或锁存器即可； 用于输入接口中数据缓存时，必须采用具有三态输出功能的寄存器或锁存器，或者采用一般寄存器或锁存器加上三态缓冲器构成。 1.带三态输出的单级缓存器结构 用寄存器时，是在CP上升沿寄存数据； 用锁存器时，是在CP为高电平期间输出跟随输入变，CP下降沿时才将输入数据锁定寄存。 2. 单级数据缓存器的连接 5.4.2 FIFO数据缓存器 2. 基于RAM阵列的结构 5.4.3 双口SRAM数据缓存器 补充： 接口的分类 2. 按外设的数据传输方式，可分为： 可编程接口 不可编程接口 6.4 I/O接口中的中断技术 6.4.1 中断的基本概念与分类 2. 中断分类 硬中断 软中断 6.4.2 中断优先级与中断嵌套 中断嵌套示意图： 6.4.3 CPU响应中断的条件 对内中断和非屏蔽中断请求，可在当前指令执行前或执行后直接转入中断周期，由内部硬件自动执行预定的操作； 对外部可屏蔽中断请求，通常要满足一定的条件才能响应。 CPU响应外部可屏蔽中断请求，通常要满足以下条件： 置位了中断请求触发器。 中断屏蔽触发器处于非屏蔽状态。 CPU内部是中断开放的（CPU内部中断允许触发器IF=1）。 没有更高优先级别的中断请求正在被响应或正发出、正挂起。 CPU正在执行的现行指令已经结束。 6.4.4 中断服务判决 判别哪个中断请求源的优先权最高，确定为谁服务； 将程序转移到相应的中断处理程序入口。 解决这一问题的方法通常有两种： 程序查询式判决 中断向量式判决 1. 查询式判决原理 2. 查询式中断流程图 3. 查询式判决的优缺点 中断向