555时基电路总结报告.doc

电路与电子线路基础》课外设计制作 总结报告 题目( A)： 555时基电路设计 组 号： 任课教师： 组 长： 成 员： 成 员： 成 员： 成 员： 联系方式 2015年 日 电路设计方案及实验原理 1.555基本组成及工作原理 555时基集成电路各管脚的作用：脚①是公共地端为负极；脚②为低触发端TR，低于1／3电源电压以下时即导通；脚③是输出端V，电流可达2000mA;脚④是强制复位端MR，可与电源正极相连或悬空;脚⑤是用来调节比较器的基准电压，简称控制端VC，不用时可悬空，或通过0.01μF电容器接地;脚⑥为高触发端TH，也称阈值端，高于2/3电源电压时即截止;脚⑦是放电端DIS;脚⑧是电源正极VCC。 555 含有两个电压比较器，一个基本RS触发器，一个放电开关管T，比较器的参考电压由三只5K电阻器构成的分压器提供。它们分别使高电平比较器A1的同相输入和低电平比较器A2的反相器、、输入端的参考电平为2/3VCC和1/3VCC。A1与A2的输出端控制RS触发器状态和放电管开关状态。当输入信号自6脚，即高电平触发输入并超过参考电平2/3VCC时，触发器复位，555的输出端3脚输出低电平，同时放电开关管导通；当输入信号自2脚输入并低于1/3VCC进，触发器复位，555的3脚输出高电平，同时放电 开关管截止。RD是复位端（4脚),当RD=0.555输出低电平。平时RD端开路或接VCC. 2、单稳态电路工作原理 单稳态电路是具有一个稳定状态的电路。稳定时，时基电路处在复位态，输出端３脚为低电平，此时７脚也处在低电平，所以定时电容Ct无法通过定时电阻Rt放电。 如果在输入端输出一个负脉冲触发信号V1，使５５５触发端的２脚获得一个小于VDD/3的低电平触发信号，根据前面的内部结构图和真值表，可知时基电路置位，输出脚３跳变为高电平，电路即翻转进入暂态；同时５５５内部晶体管截止，７脚被悬空（即虚高），解除对Ct的封锁，正电源VDD通过Rt向Ct充电，使阈值端６脚电平不断升高，当升至２VDD/3时，由真值表知，时基电路复位，３脚与７脚恢复低电平，暂态结束，电路翻回稳态。此时Ct储存的电荷通过５５５内部的放电晶体管对地放电，为电路下次触发翻转做准备。 电路暂态时间ｔ即３脚输出高电瓶的时间由Ct上的电压从０充电到2VDD/3的时间，满足下式： ΔV=2VDD/3=VDD(1-e-t/RtCt) 即：t=-RtCtln(1/3)≈1.1RtCt 3、无稳态工作电路 无稳态电路是没有固定稳态的电路，时基电路始终处在置位和复位的反复交替中，输出脚３的输出波形近似为矩形波。因为矩形波的高次谐波非常丰富，因此也叫自激多谐振荡电路。 电路如图，当初次通电时，因电容C1两端电压不能突变，５５５的２脚为低电平，由真值表可知，时基电路置位，即３脚为高电平，内部放电晶体管截止，７脚被悬空。此时正电源VDD通过R1、R2向C1充电，经过时间t1，C1两端电压即阈值端（６脚）电平升至2VDD/3，这时时基电路反转复位，３脚输出低电平，同时北部放电晶体管导通，７脚也为低电平，此时C1储存的电荷通过R2向７脚放电，使C1两段电压即５５５的触发端２脚电平下降，经过时间t2后降到VDD/3，完成一个周期。 此后，时基电路又翻转置位，３脚又为高电平，７脚再次悬空，如此周而复始，C1不断充电和放电，电路引起振荡。 ３脚输出高电平即C1的充电时间： t1=-(R1+R2)C1ln[(VDD-2VDD/3)(VDD-VDD/3)]≈0.693(R1+R2)C1 ３脚输出低电平即C1的放电时间： t2=-R2C1ln[(VDD-2VDD/3)(VDD-VDD/3)]≈0.693R2C1 振荡周期为： T=t1+t2=0.693(R1+2R2)C1 振荡频率为： f=1/T=1.44/(R1+2R2)C1 （1）下图是用555时基电路组成基本形式的振荡器，请按图完成电路的制作，测试振荡器输出波形。已知f=1.44/(R1+2R2)C，设：f=1KHz，试确定R１；R２；C之值。 根据公式f=1.44/(R1+2R2)C可得只要改变R1，R2和C的值就可以改变输出波形的频路，因此该实验可以将R1，R2变为可变电阻，把电路焊接出来之后通过改变滑动变阻器的阻值并观察波形即可, 通过R1、R2、C的搭配，实现输出频率为1kHz。 （2）电路A：10秒—60秒连续可调的定时电路。 了解到555电