BT基板中埋入式被動元件之設計與分析.doc

BT基板中埋入式被動元件之設計與分析 矽品精密/開發處 宋澤世 楊勝巖 江文榮 前言 在現今電子元件中，由於對多功性及小尺寸的需求增加，在這樣的環境下，促使設計者與供應廠商想辦法將更多的電路元件(Component)放在一個封裝中，以滿足消費者的需求。而在晶片封裝方面，多晶片模組(Multi-Chip Module)或者是系統級封裝(System-in-Package)的方式似乎在這方面也提供了不錯的解決方案。若是配合運用埋入式(Embedding)技術將原來表面SMT之被動元件設計於封裝基板夾層中，則可在基板表面空出多餘空間，為上述MCM或SIP提供更廣的應用範圍。此外，為了進一步顧及訊號的完整性，往往在更高頻的設計中，電路元件本身的寄生效應(Parasitic Effects)成為了重要的考量。在與現今之SMT元件比較下，一個設計理想之埋入式被動元件(Embedded Passives)會因其有較短之聯結(Connection)而具有較低之寄生效應。也因為這個可適用於更高頻的特性，使得埋入式被動元件的設計成為被動元件在未來發展的重要技術之ㄧ。 封裝市場上在可獲得的基板技術中，由於低溫陶瓷(LTCC)與Multichip Module-Deposited (MCM-D)在RF或製程控制方面有較好的表現，埋入式被動元件在結合了這些基板技術下，目前已成功地應用在許多電子產品中。但是，在相對於大多數以BT(Bismaleimide Triazine)為主要材料的壓合基板(Laminated Substrate)而言，低溫陶瓷封裝與MCM-D在材料與製程上的成本均較BT基板封裝來的貴。所以，若將埋入式被動元件技術應用在BT基板中，應可望降低產品的材料成本。此外，在量產時，也可以符合業界大部份的封裝基板製程。基於此一理念，我們將被動元件設計於BT基板，其中包含了兩種被動元件(電感及電容。本文也敘述了可用於一般被動元件分析的方法，以提供相關業界或有興趣之同好做為參考。 BT封裝基板中埋入式設計之元件 在此次BT基板材料中所選用的是四層板的設計(圖一)，並使用鍍金線路成型(GPP)的製程以減少不必要之寄生效應。電感以螺旋形(Spiral)的設計為主，而電容則是以平行金屬板樣式為主要形式。各元件均為兩層之結構。在得知基板相關參數下建立元件模型，並配合電磁場軟體模擬，就可以設計埋入式被動元件。此研究中兩種被動元件請參考圖二及圖三的說明。最初所得到的元件特性是其在頻域的訊號響應—S參數(圖四)，並藉由假設及公式之轉換就可以推得到元件之設計值—電感或電容值。此分析的模式將在下節中加以敘述。 圖一、測試時選用之BT基板剖面圖。此基板相關參數為各銅層厚度均為45um，綠漆厚為30um，PP(Pre-preg)層為100um厚，Core則為800um。 圖二、埋入式被動元件—電感示意圖。左圖為實體照片—正方形螺旋電感之俯視圖。右圖為設計時模擬所使用之立體模型。在照片中四個金黃色的正方形是為了便利實際量測所設計之接觸點，此即為右圖中對應之port1及port2。此元件之設計參數如後：線寬為0.5/0.3mm，線距為0.4mm，螺旋圈數為1.75圈，外徑長度如圖中所標示的為5mm。 圖三、埋入式被動元件—電容示意圖。左圖為實體照片—正方形平行金屬板電容之俯視圖。右圖為設計模擬時，其相對應之立體模型。在照片中四個金黃色的正方形是為了實際量測時所設計之接觸點，其對應之port顯示於右圖。此研究中，共設計了6x6、8x8及10x10mm2三種尺寸的電容。 圖四、S參數示意圖。圖示為埋入電感元件之S11參數值，其中包含量測值(Meas.)與模擬值(Sim.)以供比較。 被動元件的分析 (1). 電感值及電容值的推導 被動元件(電感或電容)的特性是以其表現為電感性(Inductive)或是電容性(Capacitive)而區分出來的，並以電感值或電容值來表示其大小。分析時以上一節所得之S參數為基礎，假設port 2為短路(Short)的狀態下，可以由2-port之S參數間的關係化簡成1-port之S參數，並進而推展到阻抗(Z)參數。而這些參數間的關係可以下列式子表示。 S11_1p=S11_2p-(S12_2pxS21_2p)/(1+S22_2p)；Z=50x(1+S11-1p)/(1-S11-1p)。 此時，被動元件的特性可由阻抗參數曲線表現出來(圖五)；而元件之電感或電容值則可由其與阻抗的關係得到(圖六)。 (2). 等效電路之分析 另一種元件特性的表示方式，是以傳統電性分析為目的。以元件等效之寄生參數(Parasitic Coefficients)組成電路來代表此元件。分析此電路時可以利用既得之等效模型，經由最佳化(Optimization)解析得