第四章2ppt课件.pptVIP

4.4.4 数值比较器 4.4.4 数值比较器 4 位数值比较器74LS85功能表 4.5 组合可编程逻辑器件 可编程逻辑器件是一种可以由用户定义和设置 逻辑功能的器件。该类器件具有逻辑功能实现 灵活、集成度高、处理速度快和可靠性高等特点。 4.5.1 PLD的结构、表示方法及分类 与门 阵列 或门 阵列 乘积项 和项 PLD主体 输入 电路 输入信号 互补 输入 输出 电路 输出函数 反馈输入信号 可由或阵列直接输出，构成组合输出； 通过寄存器输出，构成时序方式输出。 1、PLD的基本结构 与门 阵列 或门 阵列 乘积项 和项 互补 输入 4.5.1 PLD的结构、表示方法及分类 1、PLD的基本结构 2. PLD的逻辑符号表示方法 (1) 连接的方式 被编程接通单元 4.5.1 PLD的结构、表示方法及分类 (2)基本门电路的表示方式 或门 A B C ≥1 L D F1=A+B+C+D F1=A?B?C A B C L 与门 A B C D F1 × × 4.5.1 PLD的结构、表示方法及分类 2. PLD的逻辑符号表示方法 74151功能框图 D7 Y Y E 74HC151 D6 D5 D4 D3 D2 D1 D0 S2 S1 S0 2、集成电路数据选择器 （3）8选1数据选择器74151逻辑符号 4.4.3 数据选择器 ①数据选择器组成逻辑函数产生器 控制Di ，就可得到不同的逻辑函数。 （4）数据选择器74LS151的应用 当D0 =D3=D5 = D7=0 D1 =D2=D4= D6=1 时： 当D0 =D3=D5 = D7=1 D1 =D2=D4= D6=0 时： D7 Y Y E 74LS151 D6 D5 D4 D3 D2 D1 D0 S2 S1 S0 当E=0时： 4.4.3 数据选择器 比较Y与L，当 D3=D5=D6=D7= 1 D0=D1=D2=D4=0时， D7 E 74HC151 D6 D5 D4 D3 D2 D1 D0 S2 S1 S0 L Y X Y Z 1 0 Y=L 例1 试用8选1数据选择器74LS151产生逻辑函数 解: 4.4.3 数据选择器 利用8选1数据选择器组成函数产生器的一般步骤 a、将函数变换成最小项表达式 b、将器件处于使能状态 c、地址信号S2、 S1 、 S0 作为函数的输入变量 d、处理数据输入D0~D7信号电平。逻辑表达式中有 mi ,则相应Di =1，其他的数据输入端均为0。 总结: 4.4.3 数据选择器 用两片74151组成二位八选一的数据选择器 ② 数据选择器的扩展位的扩展 数据选择器74LS151的应用 将两片74LS151连接成一个16选1的数据选择器， ② 数据选择器的扩展字的扩展 数据选择器74LS151的应用 ③ 实现并行数据到串行数据的转换 数据选择器74LS151的应用 1 0 0 1 1 0 0 1 0 1 0 1 0 1 0 1 0 0 0 0 FA=B FAB FAB B A 输 出 输 入 1位比较器真值表 1、 1位数值比较器 将两个1位二进制数A、B进行比较 数值比较器就是对两数A、B进行比较，以判断其大小的逻辑电路。 真值表 逻辑表达式 逻辑图 1位数值比较器的逻辑图 将两个2 位二进制数A1 A0 、B1 B0进行比较： 真值表 逻辑表达式 逻辑图 0 0 1 0 1 0 1 0 0 A0 B0 A0 B0 A0 = B0 A1 = B1 A1 = B1 A1 = B1 0 1 0 × A1 B1 0 0 1 × A1 B1 FA=B FAB FAB A0 B0 A1 B1 输 出 输 入 表4.4.2 当高位（A1、B1）不相等时，无需比较低位（A0、B0），两个数的比较结果由高位比较的结果决定。 当高位相等时，两数的比较结果由低位比较的结果决定。 FAB = (A1B1) + ( A1=B1)(A0B0) FA=B=(A1=B1)(A0=B0) FAB = (A1B1) + ( A1=B1)(A0B0) 两位数值比较器逻辑图 2、2 位数值比较器 能否用1位数值比较器设计两位数值比较器? 多位数值比较器的设计原则： 先从高位比起,高位不等时，数值的大小由高位确定。 若高位相等,则再比较低位数,比较结果由低位的比较结果决定。 3 、集成数值比较器 74LS85 （1） 集成数值比较器74LS85的功能 74LS85的引脚图 74LS85是四位数值比较器 ，其工作原理和两位数值比较器相同。 74LS85的示意框图 4