- 1、本文档共6页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
序列检测器实验报告_2010011014精要
数字逻辑与处理器基础
实验二 序列检测器
实验报告
实验目的:
1 掌握有限状态机的实现原理和方法;掌握序列检测的方法。
实验工具:
1 Verilog 语言
2 Quartus II 9.0
3 Modoelsim 10.1
4 DE2 实验板
实验设计:
1 有限状态机设计
(1)设计思路
设计的基本思路就是利用有限状态机的状态转移机制,对序列检测的状态以及状态的转
换关系进行分析,画出状态图,最后根据状态图编写代码。状态转移图如下图1 所示:
(2)代码
module xulie1(in,out,state,clk,reset);
input in,clk,reset;
output reg out=0;
output reg [2:0]state=3b000;
parameter
s0=3b000,s1=3b001,s2=3b010,s3=3b011,s4=3b100,s5=3b101,s6=3b110;
always@(negedge clk or negedge reset)
begin
if(!reset) begin
state=s0;
out=0;
end
else
case(state)
s0:begin
if(!in) begin state=s0;out=0;end
else begin state=s1;out=0;end
end
s1:begin
if(!in) begin state=s2;out=0;end
else begin state=s1;out=0;end
end
s2:begin
if(!in) begin state=s0;out=0;end
else begin state=s3;out=0;end
end
s3:begin
if(!in) begin state=s4;out=0;end
else begin state=s1;out=0;end
end
s4:begin
if(!in) begin state=s0;out=0;end
else begin state=s5;out=0;end
end
s5:begin
if(!in) begin state=s4;out=0;end
else begin state=s6;out=1;end
end
s6:begin
if(!in) begin state=s2;out=0;end
else begin state=s1;out=0;end
end
default:state=s0;
endcase
end
endmodule
(3)仿真验证
资源占用率:
时序参数:
波形图:由上面建立时间设定仿真时钟周期为100ns
Testbench 代码如下:
`timescale 10ns/1ns
module xuli
文档评论(0)