保险箱用的4位数字代码锁ddpp课程设计.doc

电子科技大学 数字设计原理与实践 课 程 设 计 报 告 题目：保险箱用的4位数字代码锁 姓名：魏玉峰 学号：2012171010009 任务与要求 设计一个保险箱用的4位数字代码锁，该锁有规定的地址代码A、B、C、D，4个输入端和一个开箱钥匙孔信号E的输入端，锁的代码由实验者自编。当用钥匙开箱时，如果输入的4个代码正确，保险箱被打开；否则，电路将发出警报（可用发光二极管亮表示）。 具体要求：1）写出该组合逻辑电路的分析和设计方法； 2）参考有关资料画出原理图，找出要使用的芯片； 3）画出真值表以验证是否正确； 4）使用Verilog HDL语言进行仿真。 设计思路的介绍 根据题意，设该代码锁的密码为0101，使能端E为高电平有效。根据题意，得出该电路的真值表如下： E A B C D S L 0 X X X X 0 1 1 0 0 0 0 0 1 1 0 0 0 1 0 1 1 0 0 1 0 0 1 1 0 0 1 1 0 1 1 0 1 0 0 1 0 1 0 1 0 1 0 1 1 0 1 1 0 0 1 1 0 1 1 1 0 1 1 1 0 0 0 0 1 1 1 0 0 1 0 1 1 1 0 1 0 0 1 1 1 0 1 1 0 1 1 1 1 0 0 0 1 1 1 1 0 1 0 1 1 1 1 1 0 0 1 1 1 1 1 1 0 1 三、总体方案的选择 经过多次选择与比较最终选择74151,7400以及LED灯来完成电路。A,B,C个输入端作为多路复用器74151的地址端，D作为D2的输入，其余端口均接地。开箱钥匙孔信号E作为74X00的一个输入端。设计开锁的正确代码为ABCD=Q3Q2Q1Q0=0101，当用钥匙开锁（即E=1）时，如果正确输入开锁密码：0101，则输出Y为逻辑高电平，锁被打开（S=1），而LED灯不会亮（即不会报警L=0）；如果输入的密码错误或者钥匙孔信号无效，则输出Y为逻辑低电平，锁无法打开（S=0），?LED灯亮（L=1），产生报警效果。 四、Verilog HDL 代码 module try1( D, C, B, A, E, S, L ); input D; input C; input B; input A; input E; output S; output L; wire SYNTHESIZED_WIRE_10; wire SYNTHESIZED_WIRE_8; wire SYNTHESIZED_WIRE_9; assign L = SYNTHESIZED_WIRE_8; assign SYNTHESIZED_WIRE_10 = 0; \74151 b2v_inst( .GN(SYNTHESIZED_WIRE_10), .C(A), .B(B), .A(C), .D5(SYNTHESIZED_WIRE_10), .D0(SYNTHESIZED_WIRE_10), .D1(SYNTHESIZED_WIRE_10), .D4(SYNTHESIZED_WIRE_10), .D3(SYNTHESIZED_WIRE_10), .D2(D), .D6(SYNTHESIZED_WIRE_10), .D7(SYNTHESIZED_WIRE_10), .Y(SYNTHESIZED_WIRE_9) ); assign S = ~SYNTHESIZED_WIRE_8; assign SYNTHESIZED_WIRE_8 = ~(SYNTHESIZED_WIRE_9 E); endmodule 仿真结果截图 结果分析 当且仅当输入正确密码ABCD=0101且E=1时，输出S=1即密码锁被打开；其他情况密码锁均不会打开且电路会发生报警。 总结 通过这次的课程设计，强化了我所学的知识，还加强了我的动手能力，在与同学讨论进行改进讨论的过程中我们的知识也不断提升。对我个人而言，我最大的收获就是学会了如何利用Quartus II进行电路仿真模拟。我明白了做实验设计应该按步骤设计：列真值表→根据真值画卡若图列出逻辑函数表达式并化简→根据化简了的逻辑表达式画出逻辑电路图→选择适当的电路芯片合理布线设计实验线路。 ? 做实验时需要用到很多的连接导线，在连接导线时一定要小心、耐心，根据逻辑表达式可以直接接线，但是容易接错。最快捷的接法是将芯片引脚对应逻辑电路图的输入输出端分别编号，接线时就可以直接按编号接，布局合理也非常的重要。在其中我不断地翻书，找资料。其次还学会了如何撰写设计报告，这一切都使我觉得自己受益匪浅。