CMOS边沿D触发器.doc

《数字电子技术》课程研究性学习报告 CMOS边沿D触发器  目 录 1 设计任务及要求 3 2 概述 3 2.1 触发器简介 3 2.2 触发器优点 4 3 相关门电路 4 3.1 CMOS传输门 4 3.2 CMOS非门 5 3.3 边沿D触发器 6 3.3.1 简介 6 3.3.2 工作原理 7 4 CMOS D触发器 7 4.1 分析 7 4.2 仿真 9 4.3 脉冲特性 11 4.2.1 建立信号时间 12 4.2.2 保持信号时间 12 4.3.3 最高时钟频率 12 5 异步置位和复位设计 13 5.1 电路构成 13 5.2 原理分析 13 6 D触发器转换成JK触发器和T触发器 14 6.1 D触发器转换成JK触发器 14 6.2 D触发器转换成T触发器 15 7 个人感想 15  摘 要：我们所学习的边沿D触发器是维持阻塞边沿D触发器，它用TTL管制成。而本文突破常规，用CMOS传输门和非门来做边沿D触发器。同时还分析了建立时间、保持时间、和延迟时间、最高频率的计算方法，建立了实现要求的逻辑图形并加以分析。 关键词：D触发器；边沿触发；CMOS传输门;CMOS非门；逻辑图 中图分类号： 文献标志码：A Abstract: the edge D trigger we study is maintaining block edge D flip-flop,use TTL controls into,and this practice breaks the convention:with the use of CMOS transmission gate and the gate to the edge D flip-flop.At the same time also analyzed the setup time, hold time, and delay time, the highest frequency Calculate method.,also establish a logical pattern to meet the requirements and analyze them. Key words: D trigger;edge trigger; CMOS transmission gate ;CMOS gate;logic diagram 前言 触发器，学名双稳态多谐振荡器（Bistable Multivibrator），是一种应用在数字电路上具有记忆功能的循序逻辑组件，可记录二进位制数字信号“1”和“0”。触发器是构成时序逻辑电路以及各种复杂数字系统的基本逻辑单元。触发器的线路图由逻辑门组合而成，其结构均由SR锁存器派生而来（广义的触发器包括锁存器）。触发器可以处理输入、输出信号和时钟频率之间的相互影响。CMOS D触发器是主- 从结构形式的一种边沿触发器, CMOS T 型触发器、JK 触发器、计数单元、移位单元和各种时序电路都由其组成。TTL主从JK触发器抗干扰能力较差，而CMOS主从JK触发器抗干扰能力较好。 1 设计任务及要求 用CMOS传输门和CMOS非门设计边沿D触发器。 （1）说明电路组成结构； （2）阐述电路工作原理； （3）写出特征方程，画出特征表，激励表与状态图； （4）计算出激励信号D的保持时间和时钟CP的最大频率； （5）将设计的D触发器转换成JK触发器和T触发器。 2 概述 2.1 触发器简介 数字电路按照功能的不同可以分为两类：组合逻辑电路和时序逻辑电路。组合逻辑电路的特点是不具有记忆功能，它由门电路组成；时序电路的特点是具有记忆功能，触发器是它的记忆元件。按功能，触发器可以分为RS触发器、JK触发器、D触发器和T触发器。按触发方式可分为电位触发方式、主从触发方式及边沿触发方式。 触发器是一种具有记忆功能的逻辑单元电路，它能储存一位二进制码。它具有以下特点：①有两个稳定状态“0”态和“1”态；②能根据输入信号将触发器置成“0”或“1”态；③输入信号消失后，被置成的“0”或“1”态能保存下来，即具有记忆功能。 2.2 触发器优点 使用触发器有如下优点： ①自动执行。触发器在对表的数据作了任何修改（比如手工输入或者应用程序的操作）之后立即被激活。 ②级联更新。触发器可以通过数据库中的相关表进行层叠更改，这比直接把代码写在前台的做法更安全合理。 ③强化约束。触发器可以引用其它表中的列，能够实现比CHECK约束更为复杂的约束。 ④跟踪变化。触发器可以阻止数据库中未经许可的指定更新和变化。 ⑤强制业务逻辑。触发器可用于执行管理任务，并强制影响数据库的复杂业务规则。 3 相关门电路 3.1 CMOS