第12章时序逻辑电路.ppt

用四位二进制代码可以表示一位十进制数，如最常用的8421BCD码。8421BCD码对应十进制数时只能从0000取到1001来表示十进制的0~9十个数码，而后面的1010~1111六个8421BCD代码则在对应的十进制数中不存在，称它们为无效码。因此，采用8421BCD码计数时，计至第十个时钟脉冲时，十进制计数器的输出应从“1001”跳变到“0000”，完成一次十进制数的有效码循环。我们以十进制同步加计数器为例，介绍这类逻辑电路的工作原理。 图示同步十进制计数器由四位JK触发器及四个与门所构 成。首先由电路结构写出各位触发器的驱动方程和次态方 程如下： 驱动方程 次态方程 由次态方程可写出同步十进制计数器的状态转换真值表： CP Q3 Q3 Q1 Q0 Q3n+1 Q2n+1 Q1n+1 Q0n+1 1↓ 0 0 0 0 0 0 0 1 2↓ 0 0 0 1 0 0 1 0 3↓ 0 0 1 0 0 0 1 1 4↓ 0 0 1 1 0 1 0 0 5↓ 0 1 0 0 0 1 0 1 6↓ 0 1 0 1 0 1 1 0 7↓ 0 1 1 0 0 1 1 1 8↓ 0 1 1 1 1 1 0 0 9↓ 1 0 0 0 1 0 0 1 10↓ 1 0 0 1 回零进位 无 效 码 1 0 1 0 1 0 1 1 1 0 1 1 0 1 0 0 1 1 0 0 1 1 0 1 1 1 0 1 0 1 0 0 1 1 1 0 1 1 1 1 1 1 1 1 0 1 0 0 由状态转换真值表可画出该计数器的状态转换图如下： 1010 1011 1101 1100 0000 0001 0010 0011 0100 1111 1001 1000 0111 0110 0101 1110 Q3Q2Q1Q0 有效循环体 无效码 无效码 无效码 观察状态转换图可知，该计数器如果在计数开始时处在 无效码状态，可自行进入有效循环体，具有自启动能力。 所谓自启动能力：指时序逻辑电路中某计数器中的无效 状态码，若在开机时出现，不用人工或其它设备的干预， 计数器能够很快自行进入有效循环体，使无效状态码不再 出现的能力。 计数器在控制、分频、测量等电路中应用非常广泛，所 以具有计数功能的集成电路种类较多。常用的集成芯片有 74LS161、74LS90、74LS197、74LS160、74LS92等。我们 将以74LS161、74LS90为例，介绍集成计数器芯片电路的 功能及正确的使用方法。 3. 集成制计数器及其应用 集成计数器74LS90的管脚1和14是五进制计数器的时钟脉冲输入端；管脚2和3是直接清零端；管脚 6和7是直接置1端；管脚4和13是空脚；管脚5是电源端；管脚10是“地”端；管脚12是二进制输出端；管脚8、9、11是由低位到高位排列的五进制计数器的输出端。74LS90共有14个管脚。 集成计数器74LS90构成2-5-10进制计数器的方法如下： ②1脚CPB作为时钟脉冲输入端，QD、QC、QB作为输出端，有效状态为000、001、010、011、100，可构成一个五进制计数器。 CP 74LS90 S91 S92 QC CPA CPB R01 R02 UCC ＋5V QB QD QA 空 GND 空 ③构成十进制计数器的方法有两种：14脚作为CP输入端时，输出端由高到低的排列顺序为QD~QA，构成一个8421BCD码二—十进制计数器；1脚作为CP输入端，输出为QA~QD时可构成一个5421BCD码二—十进制计数器。如下图所示： CP 74LS90 S91 S92 QC CPA CPB R01 R02 UCC ＋5V QB QD QA 空 GND 空 ①14脚CPA作为时钟脉冲输入端，12脚QA作为输出端，可构成一个一位二进制计数器。 60进制计数器 集成计数器74LS90的功能扩展：10~99任意计数 64进制计数器 利用两片74LS90构成个位片和十位片，采用预置数法和(上图示)反馈复位法(下图示)可构成10~99任意进制计数器。 74LS90集成电路芯片的功能真值表 输 入 输 出 RO1 RO2 S91 S92 CPA CPB QD QC QB QA 1 1 0 × × × 0 0 0 0 1 1 × 0 × × 0 0 0 0 × × 1 1 × × 1 0 0 1 × 0 × 0 ↓ 0 二进制计数 × 0 0 × 0 ↓