第2章计算机逻辑部件.ppt

* 奇偶校验原理 * 半加器与异或 * 数字电路设计方法 * 74183 * 74283 * 地址译码：32——4G 寄存器、高速缓存由触发器构成 字长数的触发器构成寄存器（字长指计算机内处理二进制数的位数） * 电平、脉冲、边沿触发 * 基本：触发、保持（记忆） 同步：时钟控制 * 逻辑功能：SR、JK、D、T 电路形式-触发方式：基本、同步-电平、主从-脉冲、两个D或维持阻塞或时间延迟-边沿 JK触发器接成D触发器、T触发器 * * 2. 边沿触发方式触发器 触发器接收的是时钟脉冲CP的某一约定跳变(正跳变或负跳变)来到时的输入数据。 在CP=1及CP=0期间以及CP非约定跳变到来时，触发器不接收数据。 常用的正边沿触发器是D触发器 * 图2.17 D触发器 * 电位触发与边沿触发的比较 电位触发器在E=1期间来到的数据会立刻被接收。但对于正沿触发器，在CP=1期间来到的数据，必须“延迟”到该CP=1过后的下一个CP正沿来到时才被接收。因此边沿触发器又称延迟型触发器。 边沿触发器在CP正跳变(对正边沿触发器)以外期间出现在D端的数据变化和干扰不会被接收，因此有很强的抗数据端干扰的能力（克服空翻和一次翻转现象）而被广泛应用，它除用来组成寄存器外，还可用来组成计数器和移位寄存器等。 * 主-从触发器基本上是由两个同步触发器级联而成的，接收输入数据的是主触发器，接收主触发器输出的是从触发器，主、从触发器的同步控制信号是互补的(CP和CP)。在CP=1期间主触发器接收数据；在CP负跳变来到时，从触发器接收主触发器最终的状态，从而克服同步触发器的空翻现象。 3. 主-从触发方式触发器(脉冲触发) 目的：消除约束条件；增加翻转功能。 主从JK触发器：输入J、K为1时翻转，消除约束条件（S=R=1） J-K触发器由于有翻转功能，常用于组成计数器；通常用J-K触发器组成SR触发器、T触发器（翻转、保持）。 主从JK触发器 根据逻辑图分析，JK触发器的特性表如下： CP J K 功能说明 0 × × 0 0 保持(记忆) 1 1 1 0 0 0 0 1 1 1 0 1 0 0 置0 1 0 1 1 0 0 1 置1 1 1 1 1 1 0 1 翻转(计数) 1 0 * 图2.18 主-从J-K触发器图 T触发器 T=0时，保持 T=1时，翻转 目的：去除JK触发器的置0、置1功能； 保留翻转、保持功能。 * 触发器小结 触发器按电路结构（触发控制方式）来分： 基本（无时钟控制，组成其他触发器的基本单元）、 同步触发器（电位触发）、主从触发器（脉冲触发）、边沿触发器（边沿触发）等。 基本触发器 主从触发器 同步触发器 边沿触发器 触发器按逻辑功能分类： RS型（置数）、D型（单端置数）、J-K型（置数、翻转）、T型（翻转）等。 SR触发器 D触发器 JK触发器 T触发器 同一逻辑功能触发器可以由不同触发方式（电路结构）来实现。 * 寄存器 计算机中常用部件，用于暂存二进制信息。 寄存器可由多个触发器组成。每个触发器存 1Bit，N个触发器储存N位二进制数据。下图为由4个D触发器组成的四位缓冲寄存器。 2.2.2 寄存器和移位寄存器 * 图2.19 四D寄存器 * 移位寄存器 移位寄存器不仅具有存储数据的功能，而且还具有移位功能。所谓移位功能就是将移位寄存器中所存的数据，在移位脉冲信号的作用下，按要求逐次向左、右方进行移动 从信号输入上分有串行输入和并行输入 下面以串行输入并行右移位寄存器为例进行说明: * 串行输入信号DIN X1 X2 X3 X4 移位脉冲 CLK D1 Q1 F1 CLK D2 Q2 F2 CLK D3 Q3 F3 CLK D4 Q4 F4 CLK DIN CLK X1 X2 X3 X4 1 0 1 1 0 1 0 1 1 0 1 0 1 1 1 0 1 1 0 串行输入并行输出右移位寄存器波形图 * 图 并行输入数据的四位移位寄存器（74194） 　 2.2.3 计数器 (counter) 用于对时钟脉冲计数，还可用于定时，分频，产生节拍脉冲，进行数字运算等。