计算机组成原理第三篇课件(白中英编-科学出版社).ppt

计算机组成原理第三篇课件(白中英编-科学出版社).ppt

  1. 1、本文档共107页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
软件学院·计算机组织与结构 第3章 存储系统 第3章 存储系统 3.1 存储器概述 3.2 SRAM存储器 3.3 DRAM存储器 3.4 只读存储器和闪速存储器 3.5 并行存储器 3.6 Cache存储器 3.7 虚拟存储器 3.1 存储器概述 存储器的两大功能: 1、 存储(写入Write) 2、 取出(读出Read) 三项基本要求: 1、大容量 2、高速度 3、低成本 3.1 存储器概述 概念 1、基本存储单元:存储一位(bit)二进制代码的存储元件称为基本存储单元(或存储元) 2、存储单元:主存中最小可编址的单位,是CPU对主存可访问操作的最小单位。 3、存储器:多个存储单元按一定规则组成一个整体。 3.1.1 存储器的分类 1. 按存储介质分类 2. 按存取方式分类 3. 按存储器的读写功能分类 4. 按信息的可保存性分类 5. 按在计算机系统中的作用分类 3.1.1 存储器分类 半导体存储器:用半导体器件组成的存储器 磁表面存储器:用磁性材料做成的存储器 3.1.2 存储器的分级结构 1、目前存储器的特点是: 速度快的存储器价格贵,容量小; 价格低的存储器速度慢,容量大。 在计算机存储器体系结构设计时,我们希望存储器系统的性能高、价格低,那么在存储器系统设计时,应当在存储器容量,速度和价格方面的因素作折中考虑,建立了分层次的存储器体系结构如下图所示。 3.1.2 存储器分级结构 2、分级结构 高速缓冲存储器简称cache,它是计算机系统中的一个高速小容量半导体存储器。 主存储器简称主存,是计算机系统的主要存储器,用来存放计算机运行期间的大量程序和数据。 外存储器简称外存,它是大容量辅助存储器。 3.1.2 存储器分级结构 分层存储器系统之间的连接关系 寄存器 微处理器内部的存储单元 高速缓存(Cache) 完全用硬件实现主存储器的速度提高 主存储器 存放当前运行程序和数据,采用半导体存储器构成 辅助存储器 磁记录或光记录方式 磁盘或光盘形式存放可读可写或只读内容 以外设方式连接和访问 字存储单元:存放一个机器字的存储单元,相应的单元地址叫字地址。 字节存储单元:存放一个字节的单元,相应的地址称为字节地址。 存储容量:指一个存储器中可以容纳的存储单元总数。存储容量越大,能存储的信息就越多。 存储容量以210=1024规律表达KB,MB,GB和TB 厂商常以103=1000规律表达KB,MB,GB和TB 3.1.3 主存储器的技术指标 存取时间又称存储器访问时间: 指一次读操作命令发出到该操作完成,将数据读出到数据总线上所经历的时间。通常取写操作时间等于读操作时间,故称为存储器存取时间。 存储周期: 指连续启动两次读操作所需间隔的最小时间。通常,存储周期略大于存取时间,其时间单位为ns。 存储器带宽: 单位时间里存储器所存取的信息量,通常以位/秒或字节/秒做度量单位。 3.2 SRAM存储器 3.2.1 基本的静态存储元阵列 3.2.2 基本的SRAM逻辑结构 3.2.3 读/写周期波形图 主存(内部存储器)是半导体存储器。根据信息存储的机理不同可以分为两类: 静态读写存储器(SRAM):存取速度快 动态读写存储器(DRAM):存储容量大。 3.2 随机读写存储器 SRAM(静态RAM:Static RAM) 以触发器为基本存储单元 不需要额外的刷新电路 速度快,但集成度低,功耗和价格较高 DRAM(动态RAM:Dynamic RAM) 以单个MOS管为基本存储单元 要不断进行刷新(Refresh)操作 集成度高、价格低、功耗小,但速度较SRAM慢 3.2 SRAM存储器 一、基本的静态存储元阵列 1、存储位元 N(=1/4/8/16/32)个存储元组成一个存储单元 2、三组信号线 地址线 数据线 行线 列线 控制线 3.2.1 SRAM存储器 N(=1/4/8/16/32)个存储元组成一个存储单元 存储器芯片的大量存储单元构成存储体 存储器芯片结构: 存储单元数×每个存储单元的数据位数 =2M×N=芯片的存储容量 M=芯片地址线的个数 N=数据线的个数 3.2 SRAM存储器 二、基本的SRAM逻辑结构 SRAM芯大多采用双译码方式,以便组织更大的存储容量。采用了二级译码:将地址分成x向、y向两部分如图所示。 图为存储容量 32K×8位的SRAM 逻辑结构图。 3.2 SRAM存储器 存储体(256×128×8) 通常把各个字的同一位集成在一个芯片(32K×1)中,32K位排成256×128的矩阵。8个片子就可以构成32KB。 地址译码器 采用双译码的方式

文档评论(0)

kehan123 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档