CAD07-逻辑.ppt

第7章 逻辑仿真 7.1 概述 7.2 逻辑仿真的模型 7.3 逻辑仿真的实例 7.1 概述 7.1.1 逻辑仿真及其作用 逻辑仿真的基本含义: 根据给定的数字电路拓扑关系以及电路内部数字器件的功能和延迟特性，由计算机软件分析计算整个数字电路的功能和特性。 逻辑仿真的作用： （1）仿真分析数字电路输出与输入之间的逻辑关系； （2）仿真分析数字电路的延迟特性； （3）数模混合仿真； （4）最坏情况逻辑分析； （5）检查数字电路中是否存在时序异常和竞争冒险现象。 7.1 概述 7.1.2 电路节点分类 PSpice软件对电路进行仿真分析时，根据与节点相连元器件类型的不同，将电路内部节点分为3类。 （1）模拟型节点； （2）数字型节点； （3）接口型节点。 7.1 概述 7.1.3 数字型节点逻辑状态 逻辑状态 含义 0 Low（低电平） 1 High（高电平） R Rising（逻辑状态从0到1的变化过程） F Falling（逻辑状态从1到0的变化过程） X 不确定 Z 高阻 7.1 概述 7.1.4 逻辑强度 PSpice内部将数字信号的强度从弱到强顺序分为0，1，…，63共64级。最强的是外加激励信号提供的激励信号电平。最弱的是Z（高阻）。处于禁止状态的三态门或输出端为集电极开路结构的器件的输出强度即为Z。 在逻辑仿真过程中，当不同强度的数字信号作用于同一个节点时，该节点的逻辑状态由强度最强的数字信号决定。如果作用于某节点的几个数字信号逻辑状态不同，但强度相同，则该节点的逻辑状态为X，即不确定。 7.1 概述 7.1.5 传输延迟 传输延迟是一个逻辑单元的重要特性参数。从逻辑仿真角度考虑，为了使仿真结果更符合实际情况，在数字电路特性数据库中，对每一个延迟时间参数均给出最小延迟时间、典型延迟时间和最大延迟时间3类数据。 7.1 概述 7.1.6 激励信号 PSpice A/D进行逻辑仿真时采取的激励信号有3类： （1） 时钟信号 一种规则的一位周期信号； （2） 一般激励信号 一位信号，波形变化复杂； （3） 总线激励信号 分为2位、4位、8位、16位和32位共5种。 7.1 概述 7.1.7 逻辑仿真的基本步骤 （1） 逻辑电路原理图的生成 新建设计项目、绘制逻辑电路原理图和设置输入激励信号波形。 （2） 逻辑仿真 确定分析类型和指定仿真时间、启动逻辑仿真进程。如果不希望采用默认值，还需要设置任选项参数。 （3） 逻辑仿真结果分析 在PSpice A/D 的Probe窗口中显示结果波形，分析逻辑仿真功能关系，确定各种延迟参数。如果出现异常，还应检查、分析异常原因。 7.2 逻辑仿真的模型 7.2.1 逻辑仿真中的激励信号源 （1） 激励信号源符号 时钟信号源 一般激励信号源 文件型信号源 图形编辑器型信号源 7.2 逻辑仿真的模型 7.2.1 逻辑仿真中的激励信号源 （2） 时钟信号源波形设置 延迟时间 接口转换设置 接口模型设置 低电平时间 高电平时间 初值 高电平状态 7.2 逻辑仿真的模型 7.2.2 逻辑仿真中的基本逻辑门模型 7.2 逻辑仿真的模型 7.2.3 逻辑仿真参数的设置 确定仿真分析的时间 7.3 逻辑仿真的实例 1位数字比较器 7.3 逻辑仿真的实例 7.3 逻辑仿真的实例 7.3 逻辑仿真的实例 振荡器 7.3 逻辑仿真的实例 CLR OUT 4.0V 2.0V 0V 0 0.2 0.4 0.6 0.8 1.0 1.2 1.4 1.6 1.8 2.0us V(C1:2) V(7414:2) 计数器 7.3 逻辑仿真的实例 7.3 逻辑仿真的实例