第3章CMOS门电路.pptVIP

*/39 CMOS或非门 CMOS的或门如何得到？ */39 CMOS非反相器 */39 CMOS与或非门 （AOI门） 用一级的延迟实现二级逻辑（与-或，或-与），在设计中比较有用。 */39 CMOS逻辑系列 标识一类CMOS器件（一个CMOS逻辑系列）-- mmFAMnn，其中 mm: 74/54，表示民用或军用 FAM：系列助记符，例如HCT，AHC等 nn：功能描述代码 74HC30/74HCT30/74AHC30等均表示8输入与非门 HC/HCT High Speed CMOS High Speed CMOS, TTL compatible VHC/VHCT (80’s-90’s) Very High Speed CMOS Very High Speed CMOS，TTL compatible */39 内容提要 半导体和PN结 MOS晶体管 CMOS门电路 双极型逻辑和TTL电路 */39 TTL反相器 */39 其它的TTL门电路 TTL与非门电路 TTL或非门电路 TTL与或非门电路 TTL异或门电路 */39 TTL逻辑系列 74S系列 74LS系列 74AS系列 74ALS系列 74F系列 */39 TTL和CMOS电路的接口 需要考虑的因素 噪声容限 扇出 电容负载 高态直流 噪声容限 低态直流 噪声容限 */39 小结 半导体和PN结 MOS晶体管 CMOS门电路 双极型逻辑和TTL电路 作业 阅读Digital Design Principle and Practice中有关CMOS晶体管门电路的章节 阅读《数字电子技术基础》中有关TTL反相器电路结构和工作原理的章节 */39 把N型半导体和P型半导体压到一起，就得到了一个半导体技术中最基础的结构，叫PN结。由于良好总类型的半导体中所包含的载流子的浓度不同，在接触面附近会出现相互渗透现象。本来两种材料都是电中性的，经过渗透以后，一方获得多余的电子，呈现电负性，而另一方获得多余的孔穴，呈现电正性。这样，就在接触面附近形成特殊的一层，这一层中呈现有序的电场，该电场阻止材料原子进一步渗透，达到动态平衡。这一层叫耗尽层。因为原先的电子被“渗透过来”的空穴部分中和，而原先的空穴被渗透过来的电子中和（耗尽）。 * PN结的特殊结构使得它具有非常有意思的导电特性。当我们在PN结的两端加上一个正向电压时，也就是把P型半导体一侧加上正电压，N型半导体一侧接地。这个电压会在PN结内部产生一个较强的电场。这个电场方向和PN结内部耗尽层的电场相反，因此对原先的耗尽层有削弱作用。当外加电场大到一定程度，耗尽层不再能够成为阻碍电子经过的障碍，那么就可以形成电子的有序流动，从而在PN结中形成电流。 * * P型杂质有硼或者铟。N型杂质有磷或者锑。 * N沟道的MOS晶体管如图所示。MOS晶体管有三个接线点（三个电极），即源极、栅极和漏极。栅极通常是一层金属，或者多晶硅，源极和通道之间有一层很薄的二氧化硅绝缘层。 当栅极和源极之间加上正向电压的时候，栅极和沟道之间的电场穿透氧化物，在通道中产生一个反转沟道，这个沟道和源极漏极的特性一致，因此，形成一层导电层，使漏极和源极之间产生电流。改变栅极和源极之间的电压，可以改变该沟道的导电特性，从而改变漏极和源极之间电流的大小。 To show the switching feature of MOS transistor, take NMOS for example. As shown in Figure 24,assume now that a positive voltage is applied to the gate (with respect to the source).The gate and substrate form the plates of a capacitor with the gate oxide as the dielectric. The positive gate voltage causes positive charge to accumulate on the gate electrode and negative charge on the substrate side. Hence, a depletion region is formed below the gate. As the gate voltage increases, the potential at the surface at some point reaches a critical value, where the semiconductor surface inverts to n-type material that