第5章 集成锁相环路.pptVIP

第5章 集成锁相环路 第1节 概述 第2节 集成鉴相器 第3节 集成压控振荡器 第4节 通用单片集成锁相环 第5节 集成频率合成器 第1节 概述 1. 集成锁相环路的特点锁相环是一个相位反馈控制系统，最大特点是可以不用电感线圈，实现对输入信号频率和相位的自动跟踪。 2. 锁相集成电路的分类锁相集成电路种类很多。按电路程式可分为模拟式与数字式两大类。 3. 工艺特点锁相集成电路的工艺比较复杂，涉及的工艺种类较多。一般来说，模拟型以线性集成电路为主，而且几乎都是双极性的。数字型是用逻辑电路构成的，以TTL(包括HTTL、LSTTL、STTL等)电路为主。 第2节 集成鉴相器 一、模拟乘法器 用模拟乘法器作鉴相器，便于集成化，它在单片模拟集成锁相环中广泛采用。目前许多技术可以完成相乘作用，但在集成化模拟乘法器中运用最普遍的是所谓“可变跨导”法。 若V1～V4特性完全一致，同时设 则分析表明： (1)当u1(t)、u2(t)均为高电平时，有 乘法器具有三角形鉴相特性，如图5-2所示。误差电压最大值为+UR，最小值为-UR，鉴相特性斜率为 (3)当u1(t)、u2(t)均为低电平时 还必须指出，在图5-1、图5-3所示的模拟乘法器中，输入信号u1(t)和u2(t)正、负极性都可以，因此实现了四个象限的工作。 图5-4示出了国产模拟乘法器F1496／1596(MC1496／1596)的实际线路。除用晶体管V7和V8组成了差动放大器V3、V4的恒流源外，其它与图5-3完全相同。最高工作频率达10MHz，电源电压范围±15V，载波泄漏低于-50dB，共模抑制比高达-85dB。 为了克服这个缺点，并扩大u1(t)的输入线性动态范围，目前又出现了新的改进电路，如图5-5所示。在这种电路中，输入信号u1(t)先经过V7、V8后，再送入双差动电路。这时，(5-7)式中的U1被二极管VD1和VD2的正向压降之差 电路采用了复合差动输入级V1、V2、V3、V4和V9、V10、V14、V15，以提高输入电阻、减小偏流和扩大差模输入电压范围。其它部分与图5-5完全相同。最高工作频率达100MHz，电压范围为±15V，线性度优于2％。 缓冲放大器可将小信号3dB带宽扩展到8MHz，互导带宽扩展到100MHz。根据本电路的特定设计，负载电阻在电路中已做好，所以1、2端差动输出的电压可写成 二、数字式鉴频鉴相器 数字式鉴频鉴相器是用脉冲后沿触发来进行工作的，属边沿触发型电路。它不仅有鉴相功能，而且还有鉴频功能。国产T4044(MC4044)，E12040(MC12040)和5G4046（CD4046）中的PD-Ⅱ就是这类鉴频鉴相器的典型例子。 图5-9境隽薚4044数字式鉴频鉴相器电路。它主要由数字比相器(9个与非门)、电荷泵(V1～V7)和一个作为LF用的放大器(达林顿电路)三部分组成。 图5-10示出了同频鉴相时的工作波形。 当环路存在频差时，通过比相器和电荷泵的共同作用，有一数?值上接近Udm的正向或负向阶跃电压加到达林顿电路的输入端，使它输出的直流控制电压迅速地向最小或最大值跳变，从而控制VCO的频率迅速地向减小频差的方向变化，故电 其理想鉴频特性如图5-13所示。 这种鉴频-鉴相器，性能优越，获得了广泛的使用。这种电路主要适用于频率高的情况，最高工作频率达8MHz，5V供电，不过它的输出幅度较小,鉴相灵敏度低。为了避免这些缺点，又发展了一种采用CMOS电路的数字比相器，如图5-14所示。此电路的电源电压运用范围宽，功耗小,而工作频率低。 三、门鉴相器 门鉴相器是一种电平触发型数字鉴相器。以或门和异或门鉴相器为代表，它们对两个比相脉冲的占空比都有一定的要求。 图5-15示出了或门鉴相器的原理图、工作波形与真值表。假设u1(t)、u2(t)两个方波的周期相同，相差为θe，且空度比为1∶1，析可得输出平均误差电压为 图5-17示出了异或门鉴相器的原理图、工作波形与真值表。若输入方波信号的条件与前面相