南华大学数字逻辑4个实验.doc

实验一 半加器、全加器构成及测试 一．实验目的 掌握组合逻辑电路的分析和设计方法 了解半加器、全加器的实现方法。 掌握半加器、全加器的功能。 二．实验所用器件和仪表 二输入四异或门74LS86 1片 二输入四与非门74LS00 1片 74LS20、74LS04 各1片 74LS138译码器 1片 74LS153选择器 1片 数字逻辑实验箱 1台 三．实验内容 1．半加器设计及功能验证。 2．全加器设计及功能验证。 3．由译码器构成的全加器设计及功能验证 4．由选择器构成的全加器设计及功能验证 四．实验提示 对与非门而言，如果一个与非门中的一条或几条输入引脚不被使用，则需将它们接高电平；如果一个与门不被使用，则需将此与门的至少一条输入引脚接低电平。 半加器： 3．全加器 五．实验接线图、真值表和逻辑表达式 1．实验内容1 表7-1 半加器真值表 输入 输出 A B S C 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 根据半加器的功能得出半加器的真值表，如表7-1所示。 根据半加器的真值表，得出半加器的逻辑表达式。 根据半加器的逻辑表达式，绘出半加器的逻辑图如图7-1所示。 图7-1 按图7-1接线，验证半加器的功能。 图7-1是用1片74LS86和1片74LS00及1片六反相器74LS04组成的半加器接线图。图中K1、K2是电平开关输出，L1、L2是电平指示灯。 2．实验内容2 根据全加器的功能得出全加器的真值表，如表7-2所示。 表7-2 全加器真值表 输入 输出 A B Ci S Co 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 根据全加器的真值表，得出全加器的逻辑表达式。 根据全加器的逻辑表达式，绘出全加器的逻辑图如图7-2所示。 图7-2 按图7-2接线，验证全加器的功能。 图中A、B、Ci接电平开关输出K1、K2、K3，S、Co接电平指示灯L1、L2。 根据全加器的逻辑表达式，可得由译码器实现全加器的接线图如图7-3所示。 图7-3 图中A、B、Ci接电平开关输出K1、K2、K3，S、Co接电平指示灯L1、L2。 4．根据全加器的真值表，可得由选择器实现全加器的接线图如图7-4所示。 表7-3 全加器真值表 输入 输出 A B Ci S Co 0 0 0 0 I0A=Ci 0 I0A=0 0 0 1 1 0 0 1 0 1 I1A =Ci’ 0 I1A =Ci 0 1 1 0 1 1 0 0 1 I2A =Ci’ 0 I2A =Ci 1 0 1 0 1 1 1 0 0 I3A =Ci 1 I3A =1 1 1 1 1 1 图7-4 图中A、B、Ci接电平开关输出K1、K2、K3，S、Co接电平指示灯L1、L2。 实验二 数据选择器和译码器 一．实验目的 1．熟悉数据选择器的逻辑功能。 2．熟悉译码器的逻辑功能。 二．实验所用器件和仪表 1．双4选1数据选择器74LS153 1片 2．3-8线译码器74LS138 1片 3．8输入与非门74LS30 1片 4．示波器 1台 数字逻辑实验箱 1台 三．实验内容 1．测试74LS153中一个4选1数据选择器的逻辑功能。 4个数据输入引脚I0A、I1A、I2A、I3A分别接实验台上的5MHz、1MHz、500KHz、100KHz脉冲源。变化数据选择引脚S0、S1和使能引脚EA的电平，产生8种不同的组合。观察每种组合下数据选择器的输出波形。 2．测试74LS138中3-8译码器的逻辑功能。 8个译码输出引脚Y0-Y7接电平指示灯。改变引脚K1-K6的电平，产生64种组合。观察并记录指示灯的显示状态。 3．分别用选择器74LS153和译码器74LS138实现逻辑函数F=AB+C’。 四．实验接线图及实验结果 74LS153实验接线图和74LS153真值表 图5-1 74LS153实验接线图 图5-1中，K1、K2、K3是电平开关输出。 表5-1 74LS153真值表 输入选择 数据输入 选通 输出 S1 S0 I0A I1A I2A I3A EA ZA X X X X X X H L L L L X X X L L L L H X X X L H L H X L X X L L L H X H X X L H H L X X L X L L H L X X H X L H H H X X X