第四章 脉冲与数字逻辑电路.pptVIP

第四章  脉冲与数字逻辑电路 用四位二进制数表示0~9十个数码，即为BCD码 。四位二进制数最多可以有16种不同组合，不同的组合便形成了一种编码。主要有： 8421码、 5421码、2421码、余3码等。 数字电路中编码的方式很多，常用的主要是二 —十进制码（BCD码）。 BCD------Binary-Coded-Decimal ⑶ BCD码 在BCD码中，十进制数 (N)D 与二进制编码 (K3K2K1K0)B 的关系可以表示为： (N)D= W3K3 +W2K2+W1K1+W0K0 W3~W0为二进制各位的权重 所谓的8421码，就是指各位的权重是8, 4, 2, 1。 0000 0001 0010 0011 0110 0111 1000 1001 1010 1011 1101 1110 1111 0101 1100 0100 0 1 2 3 6 7 8 9 10 11 13 14 15 5 12 4 二进制数 自然码 8421码 0000 0001 0010 0011 0100 0101 0111 1000 1001 0001 0000 0001 0001 0001 0010 0001 0011 0001 0100 0001 0101 ㈠ 计数器的功能和分类 1. 计数器的功能 记忆输入脉冲的个数。用于定时、分频、产生节拍脉冲及进行数字运算等等。 2. 计数器的分类 同步计数器和异步计数器。 加法计数器、减法计数器和可逆计数器。 有时也用计数器的计数循环规律(或称模数)来区分各种不同的计数器，如二进制计数器、十进制计数器、二－十进制计数器等等。 二、 计数器的分析 ㈡ 二进制计数器 在异步计数器中，有的触发器直接收输入计数脉冲控制，有的触发器则是把其它触发器的输出信号作为自己的时钟脉冲，因此各个触发器状态变换的时间先后不一，故被称为“ 异步计数器 ”。 二进制的加法法则： 0＋1得1 1＋1得0并向高位进1 二进制加法计数器必须满足上述法则 ⒈ 异步二进制加法计数器 ⑴ 异步二进制计数器 例、四位二进制异步加法计数器。 1 0 C K J C K J C K J C K J Q3 Q0 Q1 Q2 CP F0 F1 F2 F3 二进制加法计数器必须满足下列条件： 每输入一个计数脉冲，触发器就翻转一次； 当低位触发器由1态变为0态时，输出一个进位信号加到高位触发器的计数输入端。 1 输出送 入F从 0 CP 工作原理 F主关闭 F从打开 0 R S C F从 R S C F主 RD SD C Q CP边沿处翻转 CP负沿处翻转 逻辑符号 CP R S C F从 R S C F主 时序图 CP Q 下降沿翻转！ 三、JK触发器 R2 S2 C F从 R1 S1 C F主 CP K J JK触发器有两个输入控制端J、K，它的功能最完善 JK触发器的功能 =0 =0 被封锁 保持原态 J=K=0时： R2 S2 C F从 R1 S1 C F主 CP K J JK触发器的功能 =1 =1 触发器状态与原来相反 J=K=1时： R2 S2 C F从 R1 S1 C F主 CP K J JK触发器的功能 =0 =1 Qn=0时 0 1 Qn+1=1 1 J=1，K=0时： 分两种情况 （Q=0,Q=1） K J R2 S2 C F从 R1 S1 C F主 CP JK触发器的功能 =0 =1 Qn=1时 0 0 F主被封 保持原态 Qn+1 =1 R2 S2 C F从 R1 S1 C F主 CP K J 1 0 J=1，K=0时，无论触发器原来状态如何，当CP脉冲触发后，触发器输出为1状态。 JK触发器的功能 =1 =0 Qn+1=0 同样原理： J=0，K=1时： R2 S2 C F从 R1 S1 C F主 CP K J 功能表 逻辑符号 JK触发器不存在不定状态，逻辑功能比RS触发器完善 C Q K J 时序图 CP K J Q J?Q 保持 T 四、 D触发器 D c d a b CP 输入端 CP=0时，a、b门被堵塞，输出保持原态： 0 1 1 保持 D c d a b CP CP=1时，a、b门被打开，输出由D决定： 若D=0 1 0 1 1 0 0 1 D c d a b CP CP=1时，a、b门被打开，输出由D决定： 若D=1 1 1 0 0 1 1 0 D c d a b CP RD SD D C Q 功能表 逻辑符号 CP D Q 例：画出D触发器的输出波形。 五、 T和 T ′触发器 T 触发器 C Q K J CP T T=0，即J=K=0，CP脉冲触发后，触发器保持原态 T=1，即J=K=1，CP脉