《电子设计自动化EDA》第五章 状态机设计.pptVIP

有限状态机设计;;;; 状态机的VHDL设计;图 状态机的结构示意图; 状态机的基本操作有两种： (1) 状态机内部状态转换。状态机经历一系列状态，下一状态由状态译码器根据当前状态和输入条件决定。 (2) 产生输出信号序列。输出信号由输出译码器根据当前状态和输入条件决定。 用输入信号决定下一状态也称为“转移”。而决定下一状态所需的逻辑称为转移函数。; 在产生输出的过程中，由是否使用输入信号可以确定状态机的类型。两种典型的状态机是摩尔(MOORE)状态机和米立(MEALY)状态机。在摩尔状态机中，其输出只是当前状态值的函数，并且仅在时钟边沿到来时才发生变化。米立状态机的输出则是当前状态值和当前输入值的函数。大多数实用的状态机都是同步的时序电路，由时钟信号触发状态的转换。时钟信号同所有的的边沿触发的状态寄存器和输出寄存器相连，这使得状态的改变发生在时钟的上升沿。 ;什么是有限状态机？;为什么要使用状态机;一般有限状态机的设计;主控时序进程;3. 主控组合进程;主控组合进程;4. 辅助进程;【例】 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY s_machine IS PORT ( clk,reset : IN STD_LOGIC; state_inputs : IN STD_LOGIC_VECTOR (0 TO 1); comb_outputs : OUT INTEGER RANGE 0 TO 15 ); END s_machine; ARCHITECTURE behv OF s_machine IS TYPE FSM_ST IS (s0, s1, s2, s3); SIGNAL current_state, next_state: FSM_ST; BEGIN REG: PROCESS (reset,clk) BEGIN IF reset = 1 THEN current_state = s0; ELSIF clk=1 AND clkEVENT THEN current_state = next_state; END IF; END PROCESS; COM:PROCESS(current_state, state_Inputs) 接下页;BEGIN CASE current_state IS WHEN s0 = comb_outputs= 5; IF state_inputs = 00 THEN next_state=s0; ELSE next_state=s1; END IF; WHEN s1 = comb_outputs= 8; IF state_inputs = 00 THEN next_state=s1; ELSE next_state=s2; END IF; WHEN s2 = comb_outputs= 12; IF state_inputs = 11 THEN next_state = s0; ELSE next_state = s3; END IF; WHEN s3 = comb_outputs = 14; IF state_inputs = 11 THEN next_state = s3; ELSE next_state = s0; END IF; END case; END PROCESS; END behv;;图 状态机的工作时序图;2 一般状态机的VHDL设计 为了能获得可综合的，高效的VHDL状态机描述，建议使用枚举类数据类型来定义状态机的状态，并使用多进程方式来描述状态机的内部逻辑。例如可使用两个进程来描述，一个进程描述时序逻辑，包括状态寄存器的工作和寄存器状态的输出；另一个进程描述组合逻辑，包括进程间状态值的传递逻辑以及状态转换值的输出。必要时还可引入第三个进程完成其他的逻辑