《电子设计自动化EDA》组合逻辑电路设计.pptVIP

5.1 门电路 二输入异或门 二输入异或门的逻辑表达式如下所示： 5.2 编码器 用一组二进制代码按一定规则表示给定字母、数字、符号等信息的方法称为编码，能够实现这种编码功能的逻辑电路称为编码器。 5.3 优先编码器 5.4 译码器 5.5 多路选择器 5.6 数值比较器 数值比较器是对两个位数相同的二进制数进行比较并判定其大小关系的算术运算电路。 5.7 加法器 加法器是数字电路中的基本运算单元，下例是直接利用VHDL运算符“+”实现加法运算的8位加法器源代码。 按数据流描述方式编写的3线—8线译码器74138VHDL源代码 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY decoder138_v2 IS PORT(G1,G2A,G2B: IN STD_LOGIC; A: IN STD_LOGIC_VECTOR(2 DOWNTO 0); Y: OUT STD_LOGIC_VECTOR(7 DOWNTO 0)); END decoder138_v2; ARCHITECTURE dataflow OF decoder138_v2 IS BEGIN PROCESS (G1,G2A,G2B,A) BEGIN IF(G1=1 AND G2A=0 AND G2B=0)THEN 章目录 第一节 第二节 第三节 第四节 第五节 第六节 第七节 总目录 CASE A IS WHEN 000 = Y WHEN 001 = Y WHEN 010 = Y WHEN 011 = Y WHEN 100 = Y WHEN 101 = Y WHEN 110 = Y WHEN OTHERS = Y END CASE; ELSE Y END IF; END PROCESS; END dataflow; 章目录 第一节 第二节 第三节 第四节 第五节 第六节 第七节 总目录 总线显示方式的3线—8线译码器74138仿真波形图 章目录 第一节 第二节 第三节 第四节 第五节 第六节 第七节 总目录 章目录 第一节 第二节 第三节 第四节 第五节 第六节 第七节 总目录 74151 8选1数据选择器真值表 Yb D7 D7 1 1 1 0 D6 D6 0 1 1 0 D5 D5 1 0 1 0 D4 D4 0 0 1 0 D3 D3 1 1 0 0 D2 D2 0 1 0 0 D1 D1 1 0 0 0 D0 D0 0 0 0 0 1 0 X X X 1 A0 A1 A2 G Y 地址选择 使能 输出 输入 章目录 第一节 第二节 第三节 第四节 第五节 第六节 第七节 总目录 参考74151的真值表，采用IF语句结构编写的VHDL源代码如下： LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY mux8_v2 IS PORT(A: IN STD_LOGIC_VECTOR (2 DOWNTO 0); D0,D1,D2,D3,D4,D5,D6,D7:IN STD_LOGIC; G:IN STD_LOGIC; Y: OUT STD_LOGIC;