哈工大多学时电子技术专题报告555电路及其应用.doc

关于555电路及其应用 摘要：555时基电路是一种将模拟功能与逻辑功能巧妙结合在同一硅片上的组合集成电路。利用它能极方便地构成施密特触发器、单稳态触发器和多谐振荡器等应用电路。因使用灵活、方便，所以在生活中应用广泛，广泛分布于家用电器、电子玩具、防盗报警等领域，在《电子技术》中有了比较详细的介绍，本文主要将阐述555电路及其广泛的应用。 关键词：555定时器 施密特触发器 单稳态触发器 多谐振荡器 电子技术 一、555定时器介绍 发展历史 555时基电路是一种将模拟功能与逻辑功能巧妙结合在同一硅片上的组合集成电路。它设计新颖，构思奇巧，用途广泛，备受电子专业设计人员和电子爱好者的青睐，人们将其戏称为伟大的小IC。1972年，美国西格尼蒂克斯公司(Signetics)研制出Tmer NE555双极型时基电路，设计原意是用来取代体积大,定时精度差的热延迟继电器等机械式延迟器。但该器件投放市场后，人们发现这种电路的应用远远超出原设计的使用范围，用途之广几乎遍及电子应用的各个领域，需求量极大。美国各大公司相继仿制这种电路 1974年西格尼蒂克斯公司又在同一基片上将两个双极型555单元集成在一起，取名为NF556。1978年美国英特锡尔公司(Intelsil)研制成功CMOS型时基电路ICM555 1CM556,后来又推出将四个时基电路集成在一个芯片上的四时基电路558 由于采用CMOS型工艺和高度集成，使时基电路的应用从民用扩展到火箭、导弹,卫星,航天等高科技领域。在这期间，日本、西欧等各大公司和厂家也竞相仿制、生产。尽管世界各大半导体或器件公司、厂家都在生产各自型号的555／556时基电路，但其内部电路大同小异，且都具有相同的引出功能端。 555时基电路引脚图： 引脚功能 1脚：外接电源负端VSS或接地，一般情况下接地。 2脚：低触发端 3脚：输出端Vo 4脚：是直接清零端。当此端接低电平，则时基电路不工作，此时不论TR、TH处于何电平，时基电路输出为“0”，该端不用时应接高电平。 5脚：VC为控制电压端。若此端外接电压，则可改变内部两个比较器的基准电压，当该端不用时，应将该端串入一只0.01μF电容接地，以防引入干扰。 6脚：TH高触发端。 7脚：放电端。该端与放电管集电极相连，用做定时器时电容的放电。 8脚：外接电源VCC，双极型时基电路VCC的范围是4.5 ~ 16V，CMOS型时基电路VCC的范围为3 ~ 18V。一般用5V。 原理 鉴于各种双极型的555集成块的内部电路大同小异，下面我们以CA555为例分析其内部电路和原理。从CA555时基电路的内部等效电路图中可看到，VTl-VT4、VT5、VT7组成上比较器Al，VT7的基极电位接在由三个5kΩ电阻组成的分压器的上端，电压为?VDD；VT9-VT13组成下比较器A2，VTl3的基极接分压器的下端，参考电位为?VDD。在电路设计时，要求组成分压器的三个5kΩ电阻的阻值严格相等，以便给出比较精确的两个参考电位?VDD和?VDD。VTl4-VTl7与一个4.7kΩ的正反馈电阻组合成一个双稳态触发电路。VTl8-VT21组成一个推挽式功率输出级，能输出约200mA的电流。VT8为复位放大级，VT6是一个能承受50mA以上电流的放电晶体三极管。双稳态触发电路的工作状态由比较器A1、A2的输出决定。 555时基电路的工作过程如下：当2脚，即比较器A2的反相输入端加进电位低于?VDD的触发信号时，则VT9、VTll导通，给双稳态触发器中的VTl4提供一偏流，使VTl4饱和导通，它的饱和压降Vces箝制VTl5的基极处于低电平，使VTl5截止，VTl7饱和，从而使VTl8截止，VTl9导通，VT20完全饱和导通，VT21截止。因此，输出端3脚输出高电平。此时，不管6端(阈值电压)为何种电平，由于双稳态触发器(VTl4-VTl7)中的4．7kΩ电阻的正反馈作用(VTl5的基极电流是通过该电阻提供的)，3脚输出高电平状态一直保持到6脚出现高于?VDD的电平为止。当触发信号消失后，即比较器A2反相输入端2脚的电位高于?VDD，则VT9、VTll截止，VTl4因无偏流而截止，此时若6脚无触发输入，则VTl7的Vces饱和压降通过4.7kΩ电阻维持VTl3截止，使VTl7饱和稳态不变，故输出端3脚仍维持高电平。同时，VTl8的截止使VT6也截止。当触发信号加到6脚时，且电位高于?VDD时，则VTl、VT2、VT3皆导通。此时，若2脚无外加触发信号使VT9、VTl4截止，则VT3的集电极电流供给VTl5偏流，使该级饱和导通，导致VTl7截止，进而VTl8导通，VTl9、VT2。都截止，VT21饱和导通，故3脚输出低电平。当6脚的触发