白中英计算机组成原理第2章_运算方法与运算器.ppt

两浮点数进行加减，首先看两数的阶码是否相同，即小数点位置是否对齐。若两数阶码相同，表示小数点是对齐的，就可以进行尾数相加减，反之，此时需要使两数的阶码相同，这个过程叫做对阶。 * * * 拥有较好的工作条件，能满足规模培养硕士研究生、博士研究生及博士后进站人员的学习、研究之需 为避免浮点数下溢，允许采用比最小规格化数还小的非规格化数来表示，但此时尾数M前的隐含位为0，而不是1。 非规格化/规格化 * * 内码由两个字节组成的。 * * * 拥有较好的工作条件，能满足规模培养硕士研究生、博士研究生及博士后进站人员的学习、研究之需 * 拥有较好的工作条件，能满足规模培养硕士研究生、博士研究生及博士后进站人员的学习、研究之需 * 拥有较好的工作条件，能满足规模培养硕士研究生、博士研究生及博士后进站人员的学习、研究之需 * 拥有较好的工作条件，能满足规模培养硕士研究生、博士研究生及博士后进站人员的学习、研究之需 * 拥有较好的工作条件，能满足规模培养硕士研究生、博士研究生及博士后进站人员的学习、研究之需 * 拥有较好的工作条件，能满足规模培养硕士研究生、博士研究生及博士后进站人员的学习、研究之需 * 拥有较好的工作条件，能满足规模培养硕士研究生、博士研究生及博士后进站人员的学习、研究之需 * 拥有较好的工作条件，能满足规模培养硕士研究生、博士研究生及博士后进站人员的学习、研究之需 * 拥有较好的工作条件，能满足规模培养硕士研究生、博士研究生及博士后进站人员的学习、研究之需 * * 补码加减交替法的运算规则 运算规则 符号位参加运算，除数和被除数均用双符号位补码表示； 第一步的运算 被除数与除数同号，被除数减去除数； 被除数与除数异号，被除数加上除数； 后续步骤的运算 余数与除数同号，商上1，余数左移一位减去除数； 余数与除数异号，商上0，余数左移一位加上除数。 重复步骤③ ，包括符号位在内，共做n＋1步。 如果对商的精度没有特殊要求，一般可采用“末位恒置1”法，此法操作简单，易于实现，且最大误差仅为2-n 。 例 题 * * 例8.设 x = – 0.1011，y = 0.1101，求 并还原真值。 [ ]补 x y [x]补 = 1.0101 [y]补 = 0.1101 [–y]补 = 1.0011 1 . 0 1 0 1 0 . 1 1 0 1 1 . 0 0 1 1 0 . 1 1 0 1 0 . 1 1 0 1 0 . 0 0 0 0 异号做加法 1 0 . 0 0 1 0 同号上“1” 1 . 0 1 1 1 1 异号上“0” +[y]补 1 . 1 0 1 1 1 0 异号上“0” +[y]补 0 . 0 0 1 1 1 0 0 同号上“1” 0 . 0 1 0 0 1 1 0 . 1 1 1 0 1 0 1 1 . 0 1 1 0 1 0 0 1 末位恒置“1” 0 . 0 1 1 0 1 0 0 1 1 [ ]补= 1.0011 x y ∴ 0 0 1 1 +[–y]补 x y = – 0.1101 则 被除数(余数) 商 说 明 * * 2.4.2 并行除法器 并行除法器也称阵列除法器； 并行除法器的类型 恢复余数阵列除法器 不恢复余数阵列除法器（采用加减交替法原理） 基本元件：可控加法/减法(CAS)单元 补码阵列除法器 * * 可控加法/减法(CAS)单元 用于加减交替法的除法器中； 由控制端P选择运算类型： P=0，作加法运算 P=1，作减法运算 核心：全加器 四个输入 被加/减数Ai、加/减数Bi、低位进/借位Ci 、控制端P 四个输出 加/减数Bi、当位和/差Si、向高位的进/借位Ci+1、控制端P 动画演示：2-6.swf * * 不恢复余数的阵列除法器 被除数 x=0.x6x5x4x3x2x1 通过顶部一行和最右边对角线输入； 除数 y=0.y3y2y1 沿对角线方向输入； 逐行右移； 商 q=0.q3q2q1 每次的加/减运算中产生； 余数 r=0.00r6r5r4r3 由最后一行产生； 课本P43 例23 * * 2.5 定点运算器的组成 2.5.1 逻辑运算 2.5.2 多功能算术逻辑运算单元 2.5.3 内部总线 2.5.4 定点运算器的基本结构 * * 2.5.1 逻辑运算 四种基本的逻辑运算： 逻辑非 逻辑加 逻辑乘 逻辑异 * * 2.5.2 多功能算术逻辑运算单元（74181） 一位全加器(FA)的逻辑表达式为： Fi＝Ai⊕Bi⊕Ci  Ci＋1＝AiBi＋BiCi＋CiAi ALU设计思想： Ai和Bi参与运算之前，先转换为组合函数