rmf第五章触发器5.3.ppt

主要内容 * * SR锁存器（基本触发器） 电平触发的触发器（同步触发器） 脉冲触发的触发器（主从触发器） 边沿触发器 第五章 触发器（Flip-Flop) 5.3 时钟触发器 2. 时钟触发器按逻辑功能分类：SR触发器、D触发器、T触发器、 T触发器、JK触发器。 （1）SR触发器 Q FF 时钟信号CLK 输入信号决定触发器建立何状态 CLK决定FF在何时建立状态 1. 时钟触发器 Q 输入信号 功能表 0 1 1 0 1 1 Qn 0 1 × 0 0 Qn+1 功 能 S R 保持 置“0” 置“1” 不定 0 1 0 0 1 1 × × 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 Qn+1 S R Qn 真值表 × × 1 1 0 0 1 0 00 01 11 10 0 1 S RQn Qn+1 （约束条件，表示S和R不能同时为“1”） Qn+1=S+R?Qn （2）D触发器 0 1 0 1 Qn+1 D Qn+1=D （3）T触发器 Qn (Qn) 0 1 Qn+1 T Qn+1=T(Qn)+TQn （4）T触发器 （无输入信号） Qn+1=(Qn) （只具有翻转功能） （5）JK触发器 0 1 1 0 1 1 Qn 保持 0 置 0 1 置 1 (Qn) 翻转 0 0 Qn+1 功能 J K Qn+1=J(Qn)+KQn 0 1 1 0 0 1 0 1 T Qn Qn+1 3. 时钟触发器按电路的结构分类 电平触发的FF 脉冲触发的FF 边沿触发的FF 利用CMOS传输门的边沿FF 利用传输延迟时间的边沿FF 维阻FF √ √ √ 结构形式 SR锁存器+控制门 （同步SR触发器） CLK=0，门G3，G4关； CLK=1，门G3，G4开，使FF建立状态 从而可以看出，S，R信号受CLK控制，就意味着S、R与CLK同步。 2. 触发方式 触发器接收信号，建立状态所采用的方式，称为触发方式。 高电平触发：CLK= 高电平期间，FF接收信号并建立状态； 低电平触发：CLK=低电平期间，FF接收信号并建立状态。 电平 触发 5.3.1 电平触发的触发器 _ _ G G Q 1 2 Q R CLK S G3 G4 3. 能构成何种功能触发器 （1）电平触发SR触发器 1 0 1 1 1 0 1 1 1 Qn 0 1 “11” 1 0 0 Qn+1 CLK S R 功能表 高电平触发：CLK线根上不打圈 低电平触发：CLK线根上打圈 C1控制所有标注1的输入端 _ _ G G Q 1 2 Q R CLK S G3 G4 Q 1S 1R C1 R CLK S Q （约束条件，表示S和R不能同时为“1”） Qn+1=S+R?Qn （2）电平触发的D触发器 0 1 1 0 1 1 Qn+1 CLK D 功能表 Qn+1=D _ _ G G Q 1 2 Q D CLK G3 G4 1D C1 D CLK Q Q （3）能否构成T、T、JK FF（这3种触发器都具有翻转功能） 加两根反馈线可使FF翻转 因构成T 触发器时存在空翻 现象，故同步FF不能构成具有翻转功能的FF。 要消除空翻现象，必须改变FF的触发方式，因触发方式由电路结构决定，故改变触发方式意味着要改变FF的电路结构，即要采用新的结构形式。 _ _ G G Q 1 2 Q R CLK S G3 G4 假设初态Q=1，在CLK＝高电平期间，Q：1→0→1?????? 形成空翻 4. 触发器的同步输入端和异步输入端 异步输入端：指的是输入端对FF的