基本RS触发器1.ppt

5.2 同步触发器 　5.2.1 同步RS触发器 　5.2.2 JK、D和T触发器逻辑功能 　5.2.3 同步JK触发器 　5.2.4 同步D触发器 　5.2.5 同步T触发器 图5.2.1 同步RS触发器原理电路 　　２．工作原理 5.3 主从触发器和边沿触发器 　5.3.1 主从RS触发器 　5.3.2 主从JK触发器 5.3.3 主从D、T触发器 5.3.4 边沿触发器 　　是由两个相同的同步JK触发器串联组合而成，分别称为主触发器和从触发器。主触发器和从触发器的时钟信号总是反相。 　　２．工作原理 　　对图5.3.1(a)所示的电路进行分析。 　　在CP=0期间，时钟信号锁定主触发器，从触发器工作，但从触发器输入状态不会改变，则主从JK触发器 　图5.3.5 主从JK触发器的逻辑符号 Q Q 　 J K CP ∧ Q Q 　 J K CP ∧ 的状态不变。即Qn+1=Qn。 　　在CP=1期间，主触发器工作，输出状态Q1n+1随着输入信号J和K的变化而改变。时钟封锁从触发器，使其输出保持不变。则主从JK触发器状态仍保持原态不变。即Qn+1=Qn。 　　在CP从0到1(上升沿)时刻，主触发器从锁定到工作，同时，从触发器从工作到被锁定，则主从JK触发器保持原态不变。即Qn+1=Qn。 　　在CP从1到0(下降沿)时刻，主触发器从工作转为锁定，同时从触发器解除封锁开始工作。主从触发器状态取决于CP=1最后时刻的输入J、K和相应的现态决定的次态。 　　主从JK触发器的工作原理，即主从JK触发器输出次态Qn+1，由CP有效沿时刻的输入J、K和相应的现态Qn决定。与同步JK触发器逻辑相同。 　　２．特性表和特性方程 　　通过以上分析可知，主从JK触发器只在时钟有效沿时刻工作，输出状态的更新遵循JK触发器逻辑原理。 　　输入触发信号J、K 为高电平有效方式。 　　根据以上分析，结果列特性表 5.3.2 。　 × × × × × Qn 保持 Qn 0 0 ↓ 锁定保持 Qn × × 0 1 ↑ CP 反态 1 1 置“1” 1 1 0 置“0” 0 0 1 Qn+1 J K 说明 表5.3.2　主从JK触发器特性表 　　３．动作特点和缺陷 　　只在时钟信号每个周期内的有效沿时刻动作(要么是时钟的上升沿，要么是时钟的下降沿)。因此，抗干扰能力有所提高。　　 Qn 但在置“0”和置“1”时，电路的输出状态仍以不定状态的方式过渡；当输入触发信号均有效时，以反态形式确定，没有约束条件。　 　　5.状态转换图和时序波形图 　　主从JK触发器的状态转换图和同步JK触发器的相同。波形图画法如图5.3.6所示。 Q K J CP 图5.3.6 时序波形图 5.3.3 主从D、T触发器 　　１．主从D、T触发器的电路组成和逻辑符号 　　主从D、T触发器电路和逻辑符号如图5.3.7和.8所示 图5.3.7 主从D、T触发器原理电路 Q Q CP D RD SD Q2 Q2 RD 从 SD CP2 D2 Q1 Q1 RD 主 SD CP1 D1 (a) Q Q CP T RD SD Q2 Q2 RD 从 SD CP2 T2 Q1 Q1 RD 主 SD CP1 T1 (b) 　　是由两个相同的同步D、T触发器串联组合而成，分别称为主触发器和从触发器。主触发器和从触发器的时钟信号总是反相。 　　２．工作原理 　　在CP=0、1期间，主触发器被时钟信号锁定，从触发器的输入状态不会改变，则主从D、T触发器的状态不变。即Qn+1=Qn。 图5.3.8 主从D、T触发器的逻辑符号 Q