5.2--ARM嵌入式系统原理及应用教程.ppt

5.4 DMA DMA控制方式主要用于高速I/O设备与存储器之间进行大批量数据传送。DMA控制器控制数据直接在I/O设备与存储器之间传送，而不必经过微处理器内部的寄存器，这样就大大提高了数据传送的效率。 5.4.1 S3C2440A芯片的DMA方式 S3C2440A芯片的DMA系统支持4个独立通道的控制器。每个通道的DMA控制器可以在芯片内部系统系统总线上的设备或外部总线上的设备、或分别在内部系统总线和外部总线上的设备之间进行数据的无限制传送。 DMA的主要优点就是其传输数据不受CPU的干涉。DMA操作可以通过软件来启动，也可以通过内部设备的请求、或外部请求引脚的请求信号来启动。 5.4.1 S3C2440A芯片的DMA方式 1.DMA请求源 在H/W的请求模式（硬件请求模式）下，S3C2440A芯片中的，每个DMA控制器通道都可以从四个DMA源中选择一个DMA请求源，如果S/W请求模式被选中，DMA请求源就完全没有任何意义。 如表5-77所示对于每个通道的4个DMA源： 5.4.1 S3C2440A芯片的DMA方式 通道 请求源0 请求源1 请求源2 请求源3 请求源4 请求源5 请求源6 Ch-0 nXDREQ0 UART0 SDI Timer USB device EP1 I2SSDO PCMIN Ch-1 nXDREQ1 UART1 I2SSDI SPI0 USB device EP2 PCMOUT SDI Ch-2 I2SSDO I2SSDI SDI Timer USB device EP3 PCMIN MICIN Ch-3 UART2 SDI SPI1 Timer USB device EP4 MICIN PCMOUT 表5-77 DMA请求源 5.4.1 S3C2440A芯片的DMA方式 2. DMA操作 S3C2440A芯片的DMA操作可以包括三个状态的有限状态机（FSM）来表述，具体描述如下： 状态1：作为初始状态，DMA控制器等待DMA 请求。一旦有请求，则进入状态2。初始状态下，DMA ACK信号（DMA应答信号）和 INT REQ信号（终点请求信号）都为0。 状态 2：在此状态下，DMA ACK信号变成1，且计数器（CURR_TC）从DCON控制寄存器中装载其[19:0]位的内容作为计数初值。注意，DMA ACK一直保持1，直到后面被清除。 状态 3：在此状态下，进行DMA基本操作。此子状态机从源地址读取数据并写入目的地址，此操作应该考虑数据大小和传输大小。在整体服务模式下，DMA传输操作一直被重复进行，直到计数器（CURR_TC）变成0；而在单独服务模式下，DMA操作仅被执行一次。主有限机对计数器（CURR_TC）进行减数操作。 DMA控制器如果遇到以下任何一种情况，都将清除DMA ACK信号。 （1）在整体服务模式下，计数器（CURR_TC）变成0。 （2）在单独服务模式下，基本的DMA传输操作完成。 5.4.1 S3C2440A芯片的DMA方式 注意：在单独服务模式下，主状态机的三个状态执行完后，DMA通道就会停止操作，然后等待另一个DMA REQ信号。如果有另一个DMA REQ信号，DMA将重复这样的三个状态。因此，每个基本的DMA传输过程中设置 DMA ACK信号有效或无效。相反，在整体服务模式中，主状态机一直在状态 3 等待，直到计数器（CURR_TC）值变成 0 。所以DMA ACK信号在这个传输过程中有效，直到计数器（CURR_TC）为 0，DMA ACK信号无效。但是不管服务模式如何，只有计数器（CURR_TC）变成0，中断请求信号 INT REQ才有效。 5.4.1 S3C2440A芯片的DMA方式 3.外部DMA请求/应答协议 有三种类型的外部DMA请求/应答协议（单独服务请求，单独服务握手和整体服务握手模式）。每种模式都定义了像DMA请求和应答信号和这些协议如何相关。 4.基本的DMA时序 一个基本的DMA传输操作是指在DMA操作期间执行成对的读写周期。S3C2440A的DMA操作的基本时序如图5-10所示。 在所有模式下，XnXDREQ信号和 XnXDACK信号的启动时间和延迟时间是一致的。 如果XnXDREQ信号完成时，恰好遇到一个新的启动时间，它将会被同步2次后再使XnXDACK 信号有效。 在XnXDACK信号有效之后，DMA请求总线，如果其获得总线控制权，就执行DMA传输操作。在DMA传输操作完成后，XnXDACK被设无效。 5.4.1 S3C2440A芯片的DMA方式 图5-10 基本的DMA时序 5.4.1 S3C2440A芯片的DMA方式 5．询问/握手模式时序 询问模式和握手模式取决于XnXDREQ信号和XnXDACK信号之间的关系