第03章_时序.pdf

第三章时序 3.1 概述 3.2 8086/8088时序 3.3 Pentium CPU时序 同济大学电信学院 3.1 概述 什么是时序 时序是系统中各总线信号（即地址、数据和控制信号）产生的先后次序。 为什么要研究时序  进一步了解微机系统的工作过程中，CPU各引脚上信号之间的相对时间关系；  深入了解指令的执行过程；  在程序设计时，选择合适的指令或指令序列，以尽量缩短程序代码的长度及 程序的运行时间；  对于学习各功能部件与系统总线的连接及硬件系统的调试，都十分有意义， 因为CPU与存储器、I/O端口协调工作时，存在一个时序上的配合问题；  更好地处理微机用于过程控制及解决实时控制的问题。 同济大学电信学院 3.1 概述 指令周期、总线周期、时钟周期 在微机系统中，CPU是在时钟信号CLK控制下，按节拍有序地执行指令序列。 从取指令开始，经过分析译码、对操作数寻址，然后执行指令、保存操作结 果等步骤，这个过程称为指令执行周期 。  指令周期：执行一条指令所需要的时间。  总线周期（机器周期）：CPU通过总线与存储器或I/O接口进行一次访问 所需要的时间。  时钟周期（状态周期）：机器状态所维持的最小时间。一个时钟脉冲的重 复周期是由主频来确定，如8086的主频为5MHz，则一个时钟周期为200ns。 同济大学电信学院 3.1 概述 等待周期、空闲周期 等待周期：如果存储器或外设速度较慢时，CPU根据Ready信号来确定是否 在 T3 后插入一个或几个Tw，保证数据的可靠传输。 空闲周期：是指在二个总线周期之间的时间间隔(总线处在空闲状态)。若为3 个时钟周期，则空闲周期为3个T 。 i 时钟周期(T)作为基本时间单位，一个等待周期T =T；一个空闲周期T =T； W i 一个总线周期通常由四个T组成，分别称为T1T2 T3 T4 ；一个指令周期由一到 几个总线周期组成。 同济大学电信学院 3.1 概述 典型的8086/8088总线周期序列  一个总线周期至少由四个T状态（T ~T ）组成。 T ：输出地址； 1 4 1 T 、T ：传送数据。若存储器或外设速度慢，可插入等待周期T 。 2 3 w  若一个总线周期后不执行下一个总线周期，即总线上无数据传输操作， 系统总线处于空闲状态，此时执行空闲周期。 同济大学电信学院 3.2 8086/8088处理器时序 3.2.1 最小模式下处理器时序 3.2.2 最大模式下处理器时序 3.2.3 中断响应周期时序 3.2.4 系统复位时序 3.2.5 空闲周期时序