超宽带系统中ADC前端匹配网络设计.pdf

超宽带系统中 ADC 前端匹配网络设计 1、引言 传统的窄带无线接收机，DVGA+抗混叠滤波器+ADC 链路的设计中，我们默认 ADC 为 高阻态，在仿真抗混叠滤波器的时候忽略 ADC 内阻带来的影响。但随着无线技术的日新月 异，所需支持的信号带宽越来越宽，相应的信号频率也越来越高，在这样的情况下 ADC 随 频率变化的内阻将无法被忽视。为了取得较好的信号带内平坦度，引入了 ADC 前端匹配电 路的设计，特别是对于 non-input buffer 的ADC 在高负载抗混叠滤波器应用场景下，前端匹 配电路的设计在超宽带的应用中就更显得尤为重要。本文将以 ADS58H40 为例介绍 ADC 前 端匹配电路的设计。 2、Non-input buffer ADC 内阻特性及其等效模型 理想 ADC 的输入内阻应该是高阻态，即在前端抗混叠滤波器的设计中无需考虑ADC 内阻带来的影响，但是实际ADC 内阻并非无穷大并且会随着频率而发生改变。从输入内阻 的角度而言，ADC 又可以被分为两类，一个是有输入 buffer 的ADC ，输入特性更趋向于理 想 ADC ，内阻往往比较大；另一类就是没有输入buffer 的ADC ，它们的内阻在高频不可忽 略且随频率发生改变，但它们的功耗比前者要小。图 1 为 non-input buffer ADS58H40 模拟 输入等效内阻模型。ADC 模拟输入端采样保持电路本身所等效的阻抗网络随频率的改变而 变化；再加上 ADC 采样噪声的吸收电路（glitch absorbing circuit ）RCR 电路，它的存在改 善了 ADC 的 SNR 和 SFDR，但也使得ADC 的内阻随着频率而越发变化。两者效应叠加使 ADC 的等效负载整体呈现容性。 图 1 ADS58H40 模拟输入等效内阻模型 图2 以ADS58H40 为例给出了内阻随频率变化的曲线图。A 串联模型，串联模型中的 串联等效电阻值在Ohm 量级。B 并联模型，并联模型中的并联等效电阻值在低频（ 100MHz ） 的时候kOhm 量级，但随着输入频率不断升高(200MHz)，并联等效电阻值会急剧下降到百 欧姆级，使其相对于抗混叠滤波器 ADC 端负载不可忽略。而且不管是并联模型还是串联模 型中的等效电容，也使得抗混叠滤波器 ADC 端负载特性偏离理想的阻性特征需要补偿。 图2 ADS58H40 内阻简化模型：A 串联模型，B 并联模型；及其相关频率变化曲 3、Non-input buffer ADC 前端匹配网络拓扑架构 由于ADC 的等效内阻随频率变化而且在高频时偏离理想高阻态，抗混叠滤波器ADC 端负载阻抗的选择就显得尤为重要。理想 ADC 支持抗混叠滤波器的负载的任意选择，完全 没有要求。但是内阻的变化，使得现实中 ADC 希望前端的抗混叠滤波器的负载阻抗可以比 较小，即传统 50Ohm 抗混叠滤波器的设计，ADC 的kOhm 级的内阻相对于 50Ohm 而言可 以忽略不计。但是现在越来越多的抗混叠滤波器需要 100Ohm 的负载设计，以达到前端驱 动级的最优工作状态。图 5 以现在无线基站设计中常用的DVGA LMH6521 为例，为了使 整个接收链路达到最优的线性性能，推荐使用 100Ohm 的抗混叠滤波器。此时如果仍采用 简单的 100Ohm 负载并联在 ADC 输入端的做法，随着输入信号频率的升高和输入信号带 宽的增宽，ADC 内阻非理想特性将越来越明显，它会直接拉低ADC 侧的 100Ohm 负载， 恶化信号的带内平坦度。 图3 DVGA 最优工作状态负载要求示意图 为了统一抗混叠滤波器的设计以简化其在不同平台项目中的移植，希望 ADC 侧（包括 ADC 等效内阻和前端匹配电路）在整个信号带宽中都呈现一致的阻抗特性例如图 3 应用中 的 100Ohm， 引入了ADC 前端匹配网络如图 4