本科-嵌入式ARM-第2章ARM7体系结构.pptVIP

2.8 ARM体系的异常 未定义的指令异常 未定义指令异常是内部异常中断，当ARM处理器遇到一条自己和系统内部任何协处理器都无法执行的指令时，就会发生未定义指令异常，从而进入中断处理程序，同时软件可使用这一机制通过仿真未定义的协处理器指令来扩展ARM指令集。 在仿真失败的指令后，捕获处理器执行下面的指令： MOVS PC,R14_und * 2.8 ARM体系的异常 中止异常 中止表示当前对存储器的访问不能被完成，这是由外部ABORT输入信号引起的异常中断。中止类型有2种类型： 预取指中止：由程序存储器引起的中止异常； 数据中止：由数据存储器引起的中止异常。 * 2.8 ARM体系的异常 预取指中止 当发生预取指中止时，ARM内核将预取的指令标记为无效，但在指令到达流水线的执行阶段时才进入异常。如果指令在流水线中因为发生分支而没有被执行，中止将不会发生。 在处理中止的原因之后，不管处于哪种处理器操作状态，处理程序都会执行下面的指令恢复PC和CPSR并重试被中止的指令： SUBS PC,R14_abt,#4 * 2.8 ARM体系的异常 数据中止 当发生数据中止异常时，异常会在“导致异常的指令”执行后的下一条指令发生。在这种情况下，理想的状况是进入数据中止异常的ISR，然后在内存中挑选出问题，再重新执行导致异常的指令。 在修复产生中止的原因后，不管处于哪种处理器操作状态，处理程序都必须执行下面的返回指令 ： SUBS PC,R14_abt,#8 * 2.8 ARM体系的异常 软件中断异常 软件中断异常(SWI)用于进入管理模式，通常用于请求一个特定的管理函数。SWI处理程序通过执行下面的指令返回： MOVS PC,R14_svc 这个动作恢复了PC和CPSR并返回到SWI之后的指令。SWI处理程序读取操作码以提取SWI函数编号。 * 2.8 ARM体系的异常 中断延迟 中断延迟即从外部中断请求信号发出到执行对应的中断服务程序ISR的第1条指令所需要的时间。 通过软件程序设计来缩短中断延迟的方法有：中断优先级和中断嵌套。 * 1.ARM简介 2.ARM7TDMI 3.ARM的模块、内核和功能框图 4.ARM处理器状态 5.ARM处理器模式 ARM7体系结构 6.ARM内部寄存器 7.当前程序状态寄存器 8.ARM体系的异常、中断及其向量表 9.ARM体系的存储系统 * 2.9 ARM体系的存储系统 简介 ARM处理器采用冯·诺依曼（Von Neumann）结构，指令、数据和I/O统一编址（即存在同一个空间）。只有装载、保存和交换指令可访问存储器中的数据。 ARM芯片一般在处理器核和外部存储器之间有一个存储器管理部件将局部总线的信号和时序转换为现实的外部总线信号和时序。 ARM7 处理器核 存储器 存储器 管理器 ARM7的规范定义了局部总线的信号和时序。 各芯片生产厂商制定了自己的外部总线的信号和时序。 * 2.9 ARM体系的存储系统 地址空间 ARM结构使用单个平面的232个8位字节地址空间。地址空间可以看作是包含230个32位字，或231个16位半字。如果地址向上或向下溢出地址空间，通常会发生翻转。 注意：如果在取指操作时地址发生溢出，只要没有执行预取的无效指令，就不会导致异常。 * 2.9 ARM体系的存储系统 存储器格式 地址空间的规则要求字地址A： 位于地址A的字包含的字节位于地址A,A+1,A+2和A+3； 位于地址A的半字包含的字节位于地址A和A+1； 位于地址A+2的半字包含的字节位于地址A+2和A+3； 位于地址A的字包含的半字位于地址A和A+2； …… 字节 字节 字节 字节 …… A+3 A+2 A+1 A 存储器 半字 半字 字 * 2.9 ARM体系的存储系统 存储器格式 存储器系统有两种映射机制： 小端存储器系统： 在小端格式中，数据的高字节存放在高地址中。 大端存储器系统： 在大端格式中，数据的高字节存放在低地址中。 …… …… A+3 A+2 A+1 A 存储器 小端存储模式下，0A地址开始的一个字空间的存储； 1 大端存储模式下，0A地址开始的一个字空间的存储； 2 0x12 0x34 0x56 0x78 …… …… A+3 A+2 A+1 A 存储器 0x78 0x5