信号跨时钟域问题分析及验证方法研究.pdf

MicroeIeCtr0nicTechno10gy 航天计算机与微 电子 2016年学术年会论文精选 信号跨时钟域问题分析及验证方法研究 王 菲，张莎莎，王 茜 (中国航天科技集 团公 司第九研究 院第七七一研究所 ，陕西 西安 710119) 摘 要 ：航天用 FPGA设计复杂度越来越高，其表现之一就是设计 中存在多个时钟域 ，当信号从一个时钟域进入 另 一 个时钟域 ，即不 同时钟域之 间发生数据交互时，就会带来信号跨时钟域产生 的亚稳态 问题 (CDC问题 )。亚稳态 问 题 虽普遍存在 ，但依靠传 统 的验证手段 即功能仿真或者 时序仿真是很难 定位 的，提 出一种分层 次 、多模 式的跨 时钟 域验证方法 ，为跨时钟域 问题分析确认提供强有力的参考 。 关键 词 ：FPGA；跨 时钟域 ；亚稳 态 ；验证 方法 中图分类号 ：TN710 文献标识码 ：A DOI：10．16157／j．issn．0258—7998．2017．01．0l1 中文引用格式 ：王菲 ，张莎莎 ，王茜．信号跨时钟域 问题分析及验证方法研究 J【]．电子技术应 用，2017，43(1)：43-45，49． 英文引用格式：WangFei，ZhangShasha，WangXi．Researchofclockdomaincrossingproblemsandaverificationmethod[J】 ApplicationofElectronicTechnique，2017，43(1)：43-45，49． Researchofclock domain crossingproblemsand averificationmethod W angFei，ZhangShasha，WangXi (771InstituteofChinaAerospace，Xian710119，China) Abstract：TheFPGA design used in aerospace isbecoming more and more complex，which includes theappearance ofmulticlock domain in design．The issuewith metastabilitywil1arisewhen a signaltraversesfrom one clock domain intoanother。Although the metastability existswidely，itis difficultto locate the issue based on traditionalverification methods，including function simulation and timing simulation．Thisessay willpropose a hierarchicaland multi--mode verification method forclock domain crossing，which providesa strongreferenceofranalyzing clock domain crossing issue． Keywords：FPGA；clockdomaincrossing；metastable；verificationmethod 0 引 言 近些年 ，FPGA设计 已由过去 的译码 、编码等简单 电 CLK A 路 升级为各 种复杂接 口电路 、通讯 协议 甚至 专用 算法 处 理器 的实现 ，因此 ，单时钟设计远不能满足要求 ，多个时 ^ 钟域并存 已非常普遍 。这必然带来信号跨时钟域 问题 ， (：LK B 如传输丢失 、产生亚稳态导致功能错误等 。然而在实 际 中，如何发现跨 时钟域 问题是一个难 点 ，本文提 出一种