ATmega128单片机硬件电路设计.docx

ATmega128单片机硬件电路设计在本系统中，本小节主要讲ATmega128单片机的内部资源、工作原理和硬件电路设计等。2.5.1ATmega128芯片介绍ATmega128为基于AVR RISC结构的8位低功耗CMOS微处理器。片内 ISP Flash 可以通过SPI 接口、通用编程器，或引导程序多次编程。引导程序可以使用任何接口来下载应用程序到应用Flash存储器。通过将8 位RISC CPU 与系统内可编程的Flash 集成在一个芯片内， ATmega128 为许多嵌入式控制应用提供了灵活而低成本的方案。ATmega128单片机的功能特点如下：（1）高性能、低功耗的AVR 8位微处理器（2）先进的RISC结构① 133条指令大多数可以在一个时钟周期内完成② 32x8 个通用工作寄存器+外设控制寄存器③ 全静态工作④ 工作于16 MHz 时性能高达16 MIPS⑤ 只需两个时钟周期的硬件乘法器（3）非易失性的程序和数据存储器① 128K 字节的系统内可编程Flash② 寿命: 10，000 次写/ 擦除周期③ 具有独立锁定位、可选择的启动代码区（4）通过片内的启动程序实现系统内编程① 4K字节的EEPROM② 4K 字节的内部SRAM③ 多达64K 字节的优化的外部存储器空间④ 可以对锁定位进行编程以实现软件加密⑤ 可以通过SPI 实现系统内编程（5）JTAG 接口（与IEEE 1149.1 标准兼容）① 遵循JTAG 标准的边界扫描功能② 支持扩展的片内调试③ 通过JTAG 接口实现对Flash， EEPROM，熔丝位和锁定位的编程（6）外设特点① 两个具有独立的预分频器和比较器功能的8 位定时器/ 计数器② 两个具有预分频器、比较功能和捕捉功能的16 位定时器/ 计数器③ 具有独立预分频器的实时时钟计数器④ 两路8 位PWM⑤ 6路分辨率可编程（2 到16 位）的PWM⑥ 输出比较调制器⑦ 8路10 位ADC⑧ 面向字节的两线接口⑨ 两个可编程的串行USART⑩ 可工作于主机/ 从机模式的SPI 串行接口（7）特殊的处理器特点① 上电复位以及可编程的掉电检测② 片内经过标定的RC 振荡器③ 片内/ 片外中断源④ 6种睡眠模式: 空闲模式、ADC 噪声抑制模式、省电模式、掉电模式、Standby 模式以及扩展的Standby 模式⑤ 可以通过软件进行选择的时钟频率⑥ 通过熔丝位可以选择ATmega103 兼容模式⑦ 全局上拉禁止功能ATmega128芯片有64个引脚，其中60个引脚具有I/O口功能，资源比较丰富，下面对ATmega128的各个引脚做简单介绍：VCC：数字电路的电源。GND：接地。端口（PA7..PA0）、（PB7..PB0）、（PC7..PC0）、（PD7..PD0）、（PE7..PE0）、（PF7..PF0）、（PG4..PA0）：为8 位双向I/O 口，并具有可编程的内部上拉电阻。其输出缓冲器具有对称的驱动特性，可以输出和吸收大电流。作为输入使用时，若内部上拉电阻使能，则端口被外部电路拉低时将输出电流。复位发生时端口为三态。这些端口在其他情况下有特殊功能，在此不一一列举。RESET：复位输入引脚。超过最小门限时间的低电平将引起系统复位，低于此时间的脉冲不能保证可靠复位。XTAL1：反向振荡器放大器及片内时钟操作电路的输入。XTAL2：反向振荡器放大器的输出。AVCC：AVCC为端口F以及ADC转换器的电源，需要与VCC相连接，即使没有使用ADC也应该如此。使用ADC 时应该通过一个低通滤波器与VCC 连接。AREF：AREF 为ADC 的模拟基准输入引脚。PEN：PEN是SPI串行下载的使能引脚。在上电复位时保持PEN为低电平将使器件进入SPI串行下载模式。在正常工作过程中PEN 引脚没有其他功能。2.5.2 ATmega128内部结构ATmega128内部主要包括CPU内核、存储器、系统时钟、系统控制和复位、I/O端口和定时器/计数器等。（1）CPU内核ATmega128单片机采用了Harvard结构，具有独立的数据和程序总线，程序存储器的指令通过一级流水线运行。（2）ATmega128存储器AVR结构具有三个线性存储空间：程序存储器、数据存储器和EEPROM存储器。系统内有可编程的Flash 程序存储器，ATmega128具有128K字节的在线编程Flash。因为所有的AVR指令为16位或32位，故FLASH 组织成64K x 16 的形式。ATmega128 还可以访问直到64K的外部数据SRAM，其起始紧跟在内部SRAM之后。ATmega128包含4K字节的EEPROM。它是作为一个独立的数据空间而存在的，可以按字节读写。EEPROM 的寿命至少为100，000 次（擦除）。ATmega12