基于SoC FPGA的MIPS处理器验证平台设计.pdf

，f牛开发 ·SoftwareDevelopment 基于SoCFPGA的MIPS处理器验证平台设计 文／张伟 梁蓓 中我们采用 的ZC706开发套件 的ZYNQ芯 随着集成电路制程工艺的迅 片包含一颗可配置的双核AMR CortexA9处 猛发展，数字集成电路复杂度越 理 器 (ProcessingSystem，PS部分 )，和 基 来越高，这对集成电路的验证带 于 28nm工 艺 的 Xili：LxFPGA (Prorgammable 来 了严峻挑战。相比软件仿真， Logic，PL部分)，我们将其称为 SoCFPGA。 数字芯片采用FPGA进行逻辑验证， 其中PS部分可以用于通用型流水线计算，由 可以大大提 高验证的速度。近年 于其已经集成在芯片上，不需要 占用FPGA的 来，SoCFPGA的出现对于验证平台 逻辑资源和布局布线资源，而且性能很高。 的设计提供 了一种新的启发。本 PL部分可以用于实现某些特殊算法的硬件加 丈提 出一种基于SoCFPGA的MIPS 速与硬件扩展，PL部分可以实现并行计算， 处 理器验证 平 台的设计 。采用 能够比通用处理器快 68个数量级以上，而且 ZYNQ芯片中的ARM主处理器实时 PL部分的可重构性，能够灵活实现各种特殊 控制监测 MIPS从处理器的运行状 算法的硬件加速。PS部分与PL部分通过芯片 态，来达到验证 MIPS处理器的 目 的。同时ARM主处理器运行 Linux 内AMBA总线实现连接，带宽很高，满足了 操作 系统，在不需要断电重新配 某些苛刻环境下的带宽要求。 图 1：整体架构 置的情况下，通过执行 不同的c 3MIPS处理器验证平台设计 当AXI—Lite接 口收到对这个寄存器的写命令 程序 实现不同功能的验证，大大 时，就将写入值 (32一bit)的第 0位取反后写 提高了MIPS处理器的验证效率。 本 文 提 出一种基 于 SoCFPGA (Xilinx 到这个 1-bit寄存器中，来实现对MIPS处理 ZVNQ)的MIPS处理器验证平台的设计 将 器的复位操作。 PS部分的AMR 处理器作为主处理器，MIPS AXI．LiteSlave接 口可寻址范围为 16KB， 处理器在PL部分实现，其中ARM 处理器上 键词】验证 SoCFPGAMIPSARM 所 以其地址宽度为 l4位，与ARM 通过AXI 移植Linux操作系统，配置交叉编译环境，在 总线连 接，与DistributedAR M通 过 5个 通 运行过程中ARM 处理器实时监控MIPS处理