数字电子技术设计.docx

  1. 1、本文档共25页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
数字电路课程设计报告设计题目:生理刺激反映时间测量仪班级:自动化1304班学号:130940415姓名:朱可墨东华大学信息科学与技术学院2014年7月2日第一章 设计指标1.1 设计指标(1)受试者可以按“刺激源选择”键选择刺激信号是光或声。(2)当受试者按“测试开始”按键后,系统进入准备状态,“准备”灯亮,其他指示灯灭,显示器显示全零。(3)测试仪在“准备”灯亮后的1~10 s 时间内随机发出光刺激信号(“测试”灯亮)或声刺激信号(蜂鸣器响),“准备”灯灭。(4)当刺激信号发出后测试仪开始计时,直到受试者按下“反应”键停止计时时。计时单位为0.1 ms。(5)以七段LED数码管显示时间测量值的高3位,最低位测量值进行四舍五入处理(本次不要求),显示值保持到新的测试开始。(6)受试者的反应时间超过 999.5 ms,“溢出”灯亮指示,测试计数器立即停止计时,“测试”灯灭或蜂鸣器停,“溢出”灯持续发光直到下次测试开始。(7)若受试者在刺激信号未发出前按“反应”键,“违例”指示灯亮,“准备”灯灭,并禁止刺激信号发出。1.2硬件环境测试仪的控制部分以FPGA实现,光刺激信号由发光二极管产生,生刺激信号由蜂鸣器产生。“测试开始”按键和“反应”按键选择买重建产生脉冲信号,刺激源选择电平键产生电平信号。测量值采用3个七段LED数码管显示,显示方式由FPGA开发装置决定。设计在ED2开发板或LP-2900开发装置上实现。第二章 系统概述2.1设计思想由设计要求可知,生理刺激反应时间测试仪的基本功能是随机产生刺激信号、计时显示以及对受试者的操作进行逻辑判断。分析系统功能, 可以设置生理刺激反应测试仪的主要控制信号为开始信号Start、准备信号Ready、随机信号Random、测试信号Test、反应信号Response、测试计数器溢出信号Oerflow 和违例信号Weili。若选择上升沿有效的点触键为“测试开始”键和“反应”键, 比如LP2900 开发装置上的PS3, PS4键, 则Start , Response为相应按键产生的正脉冲信号。Ready, Test, Response, Overflow , Weili 设置为触发器产生的电平信号。系统电路根据控制功能划分为刺激信号随机产生、测试计时、显示、逻辑控制、时基信号产生这5个模块。其中随机信号采用模N (1~2s)的延时计数器、模M(10s)的定时计数器及相应的控制逻辑产生, 测试计数器采用可预置、有使能控制的4 级8421BCD 码十进制加计数器实现。由于正常测试时间小于1 s, 所以时间计数值可以不经锁存直接显示。时基电路是产生定时、延时、计时电路以及显示扫描电路的时钟脉冲, 蜂鸣器的发声也需要音频脉冲控制。各脉冲可以根据所用FPGA 开发装置的基准时钟分频获得。2.2可行性论证测试仪的控制部分以FPGA 实现, 光刺激信号由发光二极管产生、声刺激信号由蜂鸣器产生。“测试开始”按键采用SW1键、“反应”按键选择点触键产生脉冲信号,刺激源选择采用自锁键产生电平信号。测量值采用4个七段LED 数码管显示,显示方式由FPGA 开发装置决定。设计随机脉冲发生模块在DE2 开发板或LP-900开发装置上实现。2.3各功能的组成(1)随机信号产生随机信号是指控制条件满足后脉冲出现时间无法确定的信号。如果以一个任意出现的控制电平去选通一个周期性定时出现的脉冲信号, 由于脉冲出现的时间与控制电平有效的时间没有任何关联, 当控制信号有效后, 在定时周期时间范围内会随机出现选通脉冲。在数字电路中, 计数器的溢出信号是循环定时产生的。比如, 计数器的模为M、计数脉冲频率为1 s, 则计数器的溢出信号周期为M s, 信号宽度一般为1 s。若用一个电平信号通过逻辑门选通该计数器的溢出脉冲, 则当控制电平有效后, 逻辑门的输出在0 ~ M s 之间产生随机脉冲信号。同样, 若用电平信号控制一个模为N、初始值为0、计数脉冲频率为1 s 的计数器使能端, 当使能电平有效后, 计数器产生溢出信号的延时时间为N - 1~ N s。(2)DIV8十分频器由于实验中需要用到多种频率的时钟信号,该系统中的分频器模块设计为一个8级倍率为10的分频电路,输出频率分别为1HZ、10HZ、100HZ、1KHZ、10KHZ、100KHZ、1MHZ、10MHZ 8组占空比为50%的脉冲信号,同时有FPGA来提供。为达到实验要求,采用十进制计数器级联实现。利用两片十进制计数器级联,可构成百分频电路。同理,多片十进制计数器级联可构成千分频、万分频等。(3)动态扫描显示电路动态扫描显示控制的关键问题在于产生顺序脉冲分时选通各显示器的公共端,并同步输出其段控制信号。在本实验数字电路中,采用计数器控制二进制译码器产生。采用LP-2900开发装置

文档评论(0)

希望之星 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档