CRC码生成与校验电路课程设计仲崇岩.doc

沈阳航空航天大学 课 程 设 计 报 告 课程设计名称：计算机组成原理课程设计 课程设计题目：CRC码生成与校验电路的设计 院（系）：计算机学院 专 业：计算机科学与技术 班 级学 号：2013040101270 姓 名：仲崇岩 指导教师：施国君 完成日期：2016年1月13日  目 录 第1章 总体设计方案 3 1.1 设计原理 3 1.2 设计思路 4 1.3 设计环境 5 第2章 详细设计方案 7 2.1 顶层方案图的设计与实现 7 2.1.1创建顶层图形设计文件 7 2.1.2编译、综合、适配 8 2.2 功能模块的设计与实现 8 2.2.1模2除法器的设计与实现 8 2.2.2移位寄存器的设计与实现 10 2.3 仿真调试 11 参考文献 14 附 录（电路原理图） 15 第1章 总体设计方案 设计原理 循环冗余校验码(cyclic redundancy check,CRC)简称为循环码或CRC码。二进制信息沿一条信号线逐位在设备之间传送称为串行传送，CRC码常用于串行传送过程中的检错与纠错。 CRC码的编码格式如图1.1所示，是在k位有效数据之后添加r位校验码，形成总长度为n的CRC码，简写作C(n,k)码。CRC编码的关键技术在于如何从k位信息简便的得到r位校验码，并根据总长度为n的CRC码进行纠错。 图1.1 设被校验的数据是一个k位的二进制代码，将它表示为一个(k-1)阶的多项式 (1-1) 多项式(1-1)中的系数D的取值为0或1，与被校验的数据M一一对应；式中的x是一个伪变量，用指明各位的位置。 设校验码P长度为r，将被校验数据D左移r位后的结果为 将D左移r位的目的是给D右边添加r个0，形成(k+r)位长度二进制代码，其多项式形式为M(x)×。如图1.1所示，CRC码由k位数据D和r位校验码P组成，求校验码P的多项式R(X)的方法如下： ? (1-2) Q(x)是商，R(x)是余数，R(x)所对应的二进制代码是校验码P。可以证明存在一个最高次幂为n- k=r 的多项式G(x) ,即式(1-2)中G(x),称为生成多项式。 由式(1-2)可以推导出 (1-3) 由式(1-3)可知，CRC码可被G(x)整除，余数必然为0.。根据这一特性，接收方将收到的CRC码被G(x)除，若余数为0，则表明传送过程中没有错误发生，若出现一位错，根据余数与出错位一一对应的关系，可利用余数对错误码进行定位。因此，接收方可根据表1.1发现并纠正1位错。 Q6 Q5 Q4 Q3 Q2 Q1 Q0 余数 出错位 正确 1 1 0 0 0 1 0 0 0 0 无 错误 1 1 0 0 0 1 1 0 0 1 Q0 1 1 0 0 0 0 0 0 1 0 Q1 1 1 0 0 1 1 0 1 0 0 Q2 1 1 0 1 0 1 0 0 1 1 Q3 1 1 1 0 0 1 0 1 1 0 Q4 1 0 0 0 0 1 0 1 1 1 Q5 0 1 0 0 0 1 0 1 0 1 Q6 表1.1 循环校验码的出错模式 设计思路 根据题目要求，信息位k=4，r=n-k=3可知本次实验主要是完成(7,4)码的生成和校验。CRC码生成电路的核心主要由移位寄存器和模2除法器构成,信息位以串行的方式输入。依据CRC码生成与校验原理可知，生成电路中由输入端串行输入的数据D左移3位后，与生成多项式G(x)做模2除法，并将得到的3位余数与4位信息码拼接成7位CRC码。校验电路原理同生成电路，主要由移位寄存器、模2除法器和3.8译码器构成。将待检测的CRC码串行输入到模2除法器和移位寄存器中去，求得3位余数,利用3.8译码器译码将三位余数译码,通过比较可以找出出错位，并将译码结果与移位寄存器的输出结果进行异或，便得到纠正后的正确结果。 CRC码生成与校验电路主要包括两个部分： 1.生成电路。由移位寄存器接收数据并进行移位，生成多项式由开关直接送入，输入数据与生成多项式通过模2除法器最终生成CRC码。 2.校验电路。原理类似生成电路，校验电路中增加了3-8译码器。3-8译码器与异或门共同完成对信息码的的校验与纠正，最后输出校验后的信息码。 本设计方案采用的元件有模2除法器模块，移位寄存器模块，3-8译码器，与门，异或门。 移位寄存器由7个D触发器构成。 模2除法器由若干两输入与门,若干两输入异或门和D触发器构成。 1.3 设计环境 EDA环境： Xilinx foundation f3.1设计软件 Xilinx foundation f3.1是Xilinx公司的可编